

UNIVERSITÀ DEGLI STUDI DI PADOVA

DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE
CORSO DI LAUREA IN INGEGNERIA ELETTRONICA

Studio dell'Induttanza Critica nei Moduli Regolatori di Tensione

Studente
Davide NORBIATO

Relatore
Prof. Simone BUSO

Anno Accademico 2010/2011

Alla mia sorellina

Sommario

L'alimentazione dei microprocessori, quali le *CPU* e *GPU* presenti in ogni computer, è un problema di notevole importanza e non facile risoluzione. Gli alimentatori specializzati in queste applicazioni, denominati *Moduli Regolatori di Tensione* (*Voltage Regulator Modules - VRMs*), infatti, oltre a dover garantire una tensione di alimentazione con ripple statici molto ridotti, devono essere in grado di far fronte alle rapidissime variazioni della corrente di carico senza al contempo compromettere l'efficienza del convertitore stesso. In questo documento, dopo una breve introduzione avente lo scopo di descrivere il problema in modo generale, vengono studiate le tecniche adatte al raggiungimento degli obiettivi sopra elencati. Più precisamente, verrà introdotta una particolare topologia del convertitore DC-DC *Buck*, il *Convertitore Buck Sincrono*, essenziale in applicazioni con basse tensioni ed alte correnti, più adatto ad impieghi con alte frequenze di commutazione. Seguirà una discussione sulla modifica di tale convertitore, giungendo alla topologia *Interleaved Buck*, che, utilizzando una tecnica denominata *Multichannel Interleaving*, permette di aumentare la velocità di risposta alle variazioni del carico e ridurre il ripple di corrente, e di conseguenza di tensione, sul condensatore d'uscita del convertitore. Infine, verrà studiato dettagliatamente il concetto di *Induttanza Critica* (*Critical Inductance - CI*), il più grande valore di induttanza di filtro del convertitore che permette di ottenere la più rapida risposta al transitorio. Si metterà in evidenza il fatto che il valore di induttanza critica che deve essere utilizzato è il minore tra quello calcolato per il transitorio in salita (*step-up*) e quello per il transitorio in discesa (*step-down*) della corrente di carico, e che in questo modo le variazioni di tensione d'uscita per i due tipi di transitorio sono uguali, ottenendo così una risposta al transitorio simmetrica. Mediante l'utilizzo del software di simulazione di circuiti analogici *LTspice IV*, e di *MATLAB* per la visualizzazione grafica dei risultati, il progetto del convertitore con *Induttanza Critica* (*Critical Inductance - CI*) verrà confrontato con il tradizionale progetto in *Modalità di Conduzione Continua* (*Continuous Conduction Mode - CCM*), e con il progetto *Quasi Square Wave (QSW)*, dimostrando così i vantaggi derivanti dall'utilizzo dell'induttanza critica come valore dell'induttanza di filtro. Verranno eseguite varie simulazioni con i tre diversi tipi di progetto per l'induttanza di filtro con convertitori a due, a quattro, e a sei canali. Per concludere, saranno presentati i concetti base di altre tecniche atte a migliorare la risposta ai transitori della corrente di carico, come il posizionamento adattativo della tensione d'uscita e il mutuo accoppiamento tra gli induttori di filtro.

Abstract

Supplying power to microprocessors such as the CPU and GPU, that can be found in every computer, represents a very important and not simply solvable problem. As a matter of fact, power supplies specialized in these applications, that are called *Voltage Regulator Modules (VRMs)*, have to assure not only a low static output voltage ripple, but also have to be able to contrast the very rapid load variations (the current drawn by the microprocessor) without, at the same time, compromising the efficiency of the converter itself. In this document, after a brief introduction that aims at giving a general outlook of the problem, techniques suitable for achieving the goals listed above are presented. More precisely, a particular topology of the DC-DC *Buck* converter will be introduced, the *Synchronous Buck Converter*, that is essential in low-voltage, high-current applications, and more suitable in high switching frequency uses. Then, there will be a discussion on the improvement of this converter, that leads to the *Interleaved Buck* topology. As this uses a technique called *Multichannel Interleaving*, it allows to increase the load transient response speed and decrease the current ripple, and, as a consequence, the voltage ripple on the converter output capacitor. Finally, the *Critical Inductance (CI)* concept will be explained in detail. The critical inductance is the largest value of inductance that gives the fastest transient response. It will be demonstrated that the smallest critical inductance value between the one calculated for the step-up transient and the one calculated for the step-down transient of the load current should be used as the inductance value, and that, in this way, output voltage variations for both types of transients are the same, so a symmetric transient response is obtained. Through the use of the analog circuit simulation software *LTspice IV*, and *MATLAB* for the graphical data representation, the converter design with *Critical Inductance (CI)* will be compared with the traditional *Continuous Conduction Mode (CCM)* design and with the *Quasi Square Wave (QSW)* design, so that the advantages due to the use of the critical inductance are demonstrated. Different simulations with different types of filter inductance designs with two, four, and six channel converters will be executed. In conclusion, basic concepts of other techniques suitable for improving the load current transient response will be shown. Some examples of these techniques are the adaptive voltage positioning and the filter inductors mutual coupling.

Indice

1	Quadro generale	1
1.1	I Moduli Regolatori di Tensione	1
1.2	Progetto di un VRM	2
1.3	Tipo di convertitore utilizzato	2
1.4	Scelta del valore di induttanza di filtro	2
1.5	Multichannel Interleaving	3
1.6	L'Induttanza Critica	4
2	Il Convertitore Buck	7
2.1	Introduzione	7
2.2	Rapporto di conversione	8
2.2.1	Modalità di conduzione continua	9
2.2.2	Modalità di conduzione discontinua	11
2.3	Modello a piccoli segnali	12
2.3.1	Introduzione	12
2.3.2	Costruzione del modello medio	12
2.3.3	Modello a piccoli segnali	13
2.4	Controllo ad anello chiuso	15
2.4.1	Introduzione	15
2.4.2	Funzione di trasferimento da δ a u_o	15
2.4.3	Modulatore PWM	16
2.4.4	Diagramma a blocchi del convertitore	17
2.4.5	Compensatore	19
3	Il Convertitore Buck Sincrono	29
3.1	Introduzione	29
3.2	Scelta del tipo di interruttore	29
3.3	Il Tempo Morto	31
3.4	Pilotaggio dei MOSFET	32
3.4.1	Low-side driver	33
3.4.2	High-side driver	34
4	Multichannel Interleaving	37
4.1	Introduzione	37
4.2	Frequenza di commutazione effettiva	37
4.3	Cancellazione del ripple di corrente all'uscita	38
4.4	Utilizzo nei VRMs	39
4.5	Modello a piccoli segnali	42
4.6	Condivisione della corrente di carico	43

5	L'Induttanza Critica	49
5.1	Introduzione	49
5.2	Impostazione dell'ambiente di simulazione	49
5.2.1	Il software di simulazione LTspice IV	49
5.2.2	Riduzione dei tempi di simulazione	50
5.2.3	Specifiche dei VRMs utilizzate	50
5.2.4	Implementazione del carico commutato	51
5.3	Il design CCM dell'induttanza di filtro	53
5.3.1	Dimensionamento del valore di induttanza	53
5.3.2	Analisi dei dati di simulazione	53
5.4	Il design QSW dell'induttanza di filtro	54
5.4.1	Dimensionamento del valore di induttanza	54
5.4.2	Analisi dei dati di simulazione	54
5.5	Analisi dello slew rate della corrente nell'induttore	56
5.5.1	Introduzione	56
5.5.2	Caso I - Duty Cycle saturo	56
5.5.3	Caso II - Duty Cycle non saturo	58
5.6	Il concetto di Induttanza Critica	59
5.6.1	Introduzione	59
5.6.2	Induttanza Critica per il transitorio in salita	61
5.6.3	Induttanza Critica per il transitorio in discesa	63
5.6.4	Induttanza Critica ottimale	64
5.6.5	Analisi dei dati di simulazione	66
5.7	Il rapporto $L_{CI,min,ch}/L_{QSW,ch}$	66
5.8	Confronto tra diversi VRMs	71
5.8.1	Introduzione	71
5.8.2	Grafici delle simulazioni	71
5.8.3	Tabelle riassuntive delle simulazioni	81
6	Conclusioni	83
6.1	La necessità di utilizzare i VRMs	83
6.2	Costituzione dei VRMs	84
6.2.1	Convertitore DC-DC Buck	84
6.2.2	Il convertitore Buck Sincrono	84
6.2.3	Il convertitore Interleaved Buck	84
6.2.4	Il modello a piccoli segnali	86
6.3	La scelta del valore dell'induttanza di filtro	86
6.3.1	Il design CCM	86
6.3.2	Il design QSW	87
6.3.3	L'Induttanza Critica	87
6.4	Il rapporto $L_{CI,min,ch}/L_{QSW,ch}$	89
A	Il filtro LC d'uscita	91
A.1	Funzione di trasferimento da $u_i(t)$ a $u_o(t)$ generica	91
A.2	Circuito LC basilare	91
A.3	Circuito LC comprendente r_L e r_C	92
A.4	Circuito LC comprendente la resistenza di carico	93
A.5	Circuito LC comprendente r_L , r_C e R_o	95

B	Generazione del segnale portante	99
B.1	Introduzione	99
B.2	Generazione dell'onda triangolare	100
B.2.1	Dimensionamento del trigger di Schmitt non invertente	100
B.2.2	Dimensionamento dell'integratore invertente	101
B.3	Generazione dell'onda a dente di sega	102
C	Ulteriori tecniche utilizzate nei VRMs	105
C.1	Introduzione	105
C.2	Posizionamento adattativo della tensione d'uscita	105
C.3	Mutuo accoppiamento tra gli induttori di filtro	106

Capitolo 1


Quadro generale

1.1 I Moduli Regolatori di Tensione


I *Moduli Regolatori di Tensione* (d'ora in poi identificati con la sigla *VRMs*, acronimo di *Voltage Regulator Modules*) sono dei particolari convertitori DC-DC, disposti nelle immediate vicinanze di un microprocessore, responsabili della sua corretta alimentazione. Essi prelevano potenza elettrica dalle linee con tensione continua di 5V o 12V fornite dall'alimentatore principale del sistema, e la convertono in potenza elettrica con tensioni continue generalmente inferiori a 1.3V.

Con il progresso tecnologico, la continua diminuzione della dimensione dei transistori dei microprocessori ha portato alla richiesta di tensioni di alimentazione sempre più basse, mentre l'aumento del loro numero ha alzato enormemente la corrente richiesta per il funzionamento del microprocessore. Negli ultimi anni le tensioni di alimentazione sono scese fino a valori nell'intorno di 1.2V, mentre le correnti di picco delle CPU più prestanti arrivano alle centinaia di Ampere. Inoltre, la frequenza di clock tipica dei microprocessori attuali ha causato un'alta velocità delle transizioni della corrente di carico, gli slew rate di corrente sono dell'ordine delle centinaia di ampere per microsecondo. La bassa tensione di funzionamento e l'alta corrente di carico hanno reso impraticabile alimentare direttamente i microprocessori dall'alimentatore principale, a causa delle perdite nei fili di collegamento e delle induttanze parassite. Tutte queste problematiche hanno reso necessario delegare il compito dell'alimentazione dei microprocessori a degli alimentatori specializzati, i *VRMs*.

I VRMs possono essere suddivisi in due grandi categorie, quelli *modulari* e quelli *on-board*. Inizialmente infatti i VRMs potevano essere montati sia su schede esterne (come in Fig. 1.1a nella pagina seguente), rendendoli così sostituibili, sia direttamente sulle schede madri che alloggiavano i microprocessori (Fig. 1.1b nella pagina successiva). Tuttavia l'incremento delle frequenze di lavoro dei microprocessori reso possibile dall'avanzamento tecnologico, e la necessità di disporre di collegamenti con bassissime induttanze tra VRM e microprocessore (per minimizzare i ritardi di risposta alle variazioni di carico), ha reso necessario il loro inserimento direttamente sulle schede madri, nelle immediate vicinanze dei microprocessori da alimentare. La tensione di alimentazione varia a seconda del tipo di processore, quindi nella fase di avviamento del sistema i VRMs ricevono dal processore una serie di bit di configurazione, denominati *Voltage Identifier*, che lo informano della tensione di alimentazione richiesta. Inoltre, in alcune applicazioni la tensione di alimentazione può essere variata durante il funzionamento, entro certi intervalli, ad esempio per ridurre i consumi e la potenza dissipata (*Undervolting*).



(a) VRM montato su scheda dedicata, si notano i numerosi condensatori elettrolitici utilizzati per livellare opportunamente la tensione d'uscita.



(b) VRM montato su scheda madre, i condensatori sono posizionati a pochi centimetri dal socket nel quale alloggia la CPU.

Figura 1.1: I due tipi di VRM.

1.2 Progetto di un VRM

Un VRM ha il compito di alimentare un microprocessore rispettando le specifiche di tensione e corrente dello stesso. La tolleranza sulla tensione di alimentazione è di circa il 3%, ed è destinata ad abbassarsi all' 1% ÷ 2% con il rapido e continuo avanzamento dell'industria dei microprocessori. Questo è l'intervallo massimo di variazione della tensione d'uscita del VRM. Per un tipico VRM con tensione d'uscita di 1.2V questo si traduce in una finestra di tensione ampia solamente 72mV; tuttavia, la massima deviazione ammessa della tensione d'uscita è solamente la metà di questo valore, a meno che non si utilizzi il posizionamento adattativo della tensione, discusso al termine di questo elaborato.

1.3 Tipo di convertitore utilizzato

Il convertitore DC-DC utilizzato nei VRMs è il convertitore *Buck* (Fig. 1.2a a fronte), data la sua semplicità (e quindi costo e dimensione) e le alte prestazioni. A causa delle alte frequenze di commutazione richieste, e delle alte correnti in gioco, non è possibile utilizzare la versione classica di tale convertitore (interruttore controllato e diodo), poichè la caduta di tensione sul diodo, anche se Schottky, sarebbe comunque dello stesso ordine di grandezza della tensione d'uscita, compromettendo in tal modo l'efficienza del convertitore. Si utilizza dunque una particolare configurazione denominata *Convertitore Buck Sincrono* (Fig. 1.2b nella pagina successiva). Nel convertitore buck sincrono il diodo è sostituito con un'altro interruttore controllato. Gli interruttori sono *MOSFET*, altri interruttori controllati come *BJT* e *IGBT* non sono utilizzabili a causa della loro (relativa ai MOSFET) lentezza, e al fatto che la caduta di tensione in conduzione è dell'ordine delle centinaia di millivolt. I MOSFET sono delle resistenze modulate, la caduta di tensione in conduzione ai loro capi può essere resa piccola a piacere utilizzando componenti sovradimensionati (per sopportare correnti elevate l'area interessata è più estesa, e quindi la resistività è minore), oppure collegandoli in parallelo tra loro.

1.4 Scelta del valore di induttanza di filtro

L'impiego di un convertitore buck sincrono non è sufficiente a soddisfare i pesanti requisiti di un VRM. In particolare, i valori di induttanza di filtro devono essere scelti in




Figura 1.2: Alcuni tipi di convertitori DC-DC buck.




Figura 1.3: Tensione d'uscita durante le variazioni della corrente di carico di un VRM a singolo canale.

modo da soddisfare i ripple statico e dinamico della tensione d'uscita del VRM. La scelta del valore dell'induttanza di filtro è il problema su cui è centrata questa tesi. Mentre valori elevati di induttanza di filtro sono desiderabili per contenere il ripple di corrente nel condensatore d'uscita, riducendo di conseguenza il ripple statico della tensione d'uscita e il valore di picco di corrente nei MOSFET allo spegnimento, bassi valori di induttanza consentono di ottenere delle risposte al transitorio rapide. Se viene utilizzato un convertitore buck sincrono con una modesta frequenza di commutazione (è stato scelto l'utilizzo di 300kHz come valore standard nelle simulazioni), per soddisfare i requisiti di progetto i ripple statico e dinamico dovrebbero avere dimensione simile, ma è impossibile far lavorare il convertitore in tale regime di funzionamento (Fig. 1.3).

1.5 Multichannel Interleaving

A causa del contrasto tra le due possibili scelte del valore di induttanza di filtro sopra descritte, viene utilizzata una struttura del convertitore denominata *Interleaved Buck* (oppure *Buck Multicanale*, o ancora *Buck Multifase*). Essenzialmente un convertitore interleaved buck è costituito da n convertitori buck con i terminali d'uscita collegati tra loro (Fig. 1.4 nella pagina successiva). I segnali di controllo dei gate dei vari MOSFET




Figura 1.4: Convertitore interleaved buck a due canali.

sono tali che i convertitori non funzionano in parallelo, bensì in maniera sequenziale. In questo modo la frequenza di commutazione effettiva del sistema di convertitori è n volte la frequenza di commutazione del singolo convertitore. Tale topologia di convertitore permette di utilizzare un più basso valore delle induttanze di filtro per migliorare la risposta ai transitori della corrente di carico, senza però compromettere il valore di ripple statico della tensione d'uscita.

1.6 L'Induttanza Critica

I ripple di corrente in ogni canale del convertitore, tuttavia, possono risultare elevati se vengono adottati valori di induttanza bassi, con le medesime conseguenze descritte per il convertitore a singolo canale. Quindi è necessario studiare gli effetti del valore delle induttanze di filtro sui ripple statico e dinamico della tensione d'uscita. Un valore ottimale delle induttanze di filtro esiste ed è definito *Induttanza Critica*. L'induttanza critica è il più grande valore dell'induttanza di filtro che garantisce la più rapida risposta ai transitori della corrente di carico. L'induttanza critica permette di sfruttare al massimo le potenzialità del convertitore, è funzione del punto di lavoro del convertitore, della tensione d'ingresso, della variazione di corrente di carico e della larghezza di banda di controllo. È un buon compromesso tra il valore di ripple statico e dinamico. Induttanze di valore inferiore all'induttanza critica non rendono migliore il ripple dinamico, inoltre peggiorano il ripple statico e l'efficienza del convertitore. Induttanze di valore superiore all'induttanza critica non aumentano in modo significativo l'efficienza del convertitore, migliorano il ripple statico, tuttavia peggiorano il ripple dinamico. I grafici riportati in Fig. 1.5 a fronte rendono chiari questi effetti.




(a) $L < L_{critical}$ (b) $L = L_{critical}$ (c) $L > L_{critical}$

Figura 1.5: Tensione d'uscita di un convertitore interleaved buck a due canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 100kHz$.

Capitolo 2

Il Convertitore Buck

2.1 Introduzione

Il *Convertitore Buck* è il più semplice tra i convertitori DC-DC a commutazione non isolati. Il convertitore buck preleva energia elettrica da un generatore di tensione e la trasferisce al carico applicando ad esso una tensione minore, o al più uguale, a quella d'ingresso. Lo schema elettrico tradizionale di convertitore buck è riportato in Fig. 2.1.

Data la sua topologia particolarmente semplice, è possibile spiegarne il funzionamento base immaginando il convertitore composto da due unità (più precisamente due doppi bipoli) che lavorano separatamente: un'unità *switching* e un *filtro d'uscita*. L'unità switching si occupa di trasformare la tensione continua d'ingresso in una tensione impulsiva (Fig. 2.2a nella pagina seguente, intervallando il collegamento del terminale d'uscita dell'unità alla tensione d'ingresso oppure a massa. In Fig. 2.1 tale unità è identificata dall'insieme del transistor MOSFET M_1 e del diodo D_1 . Il filtro d'uscita si occupa di applicare al carico solamente il valore medio di tale tensione impulsiva (Fig. 2.2b nella pagina seguente), quindi esso si occupa di filtrare le componenti ad alta frequenza, più precisamente esso deve attenuare fortemente alle frequenze pari a quella di commutazione e suoi multipli. Il filtro d'uscita, con riferimento a Fig. 2.1, è composto dall'induttore L_1 e dal condensatore C_1 .

Il valore medio dell'onda rettangolare all'ingresso del filtro può essere calcolato nella maniera più generale possibile dalla definizione di valore medio; occorre dapprima definire l'onda rettangolare come mostrato in (2.1).






Figura 2.1: Convertitore Buck.



(a) Onda rettangolare all'uscita dell'unità commutante.



(b) Valore medio della forma d'onda all'uscita dell'unità commutante.

$$u_{rect}(t) = \begin{cases} U_H & 0 \leq t < t_{on} \\ U_L & t_{on} \leq t < T \end{cases} \quad (2.1)$$

$$u_{rect}(t) = u_{rect}(t - T)$$

Il valore medio di $u_{rect}(t)$ è calcolato in (2.2), si nota che tale equazione, per $U_H = U_i$ e $U_L = 0$, si riduce alla tradizionale relazione $U_{avg} = DU_i$. La grandezza scalare D utilizzata nell'equazione è denominata *duty cycle* dell'onda rettangolare, rapporto tra il tempo in cui il segnale rettangolare è a livello logico alto (U_H), e il periodo del segnale (T).

$$\begin{aligned} U_{avg} &= \lim_{T \rightarrow +\infty} \frac{1}{2T} \int_{-T}^T u(\zeta) d\zeta = \frac{1}{T} \int_0^T u(\zeta) d\zeta \\ &= \frac{1}{T} \left[\int_0^{t_{on}} U_H d\zeta + \int_{t_{on}}^T U_L d\zeta \right] = \frac{1}{T} [t_{on} U_H + t_{off} U_L] \\ &= \frac{1}{T} [DTU_H + (1 - D)TU_L] = DU_H + (1 - D)U_L \end{aligned} \quad (2.2)$$

Dalle precedenti considerazioni risulta intuitivo porre $U_o = DU_i$, in realtà questa relazione non è valida per tutti i regimi di funzionamento del convertitore, inoltre questo approccio d'analisi del convertitore non dà nessuna informazione sulle correnti che circolano nei suoi vari componenti; è tuttavia utile in quanto fornisce una visione intuitiva del funzionamento del convertitore. Questo è possibile grazie alla topologia del convertitore buck, in cui il filtro d'uscita è facilmente individuabile; in tutte le altre topologie di convertitori non isolati l'azione di filtraggio è nascosta nel funzionamento del convertitore, come si evince dai quattro esempi di Fig. 2.2 a fronte.

2.2 Rapporto di conversione

Dall'analisi precedente risulta che il rapporto di conversione, ovvero il rapporto tra la tensione d'uscita del convertitore, U_o , e la tensione d'ingresso, U_i , è pari al duty cycle D . È tuttavia necessario un approccio più approfondito per la determinazione del rapporto di conversione, per ottenere una relazione valida per tutte le modalità di funzionamento. In particolare, i convertitori DC-DC a commutazione non isolati possono funzionare in due




Figura 2.2: Varie topologie di convertitori DC-DC non isolati.




Figura 2.3: Corrente nell'induttanza di filtro nelle due modalità di conduzione nei convertitori a commutazione. La corrente di carico è la stessa per entrambi i casi, i grafici hanno la medesima scala.

modalità: la *Modalità di Conduzione Continua* (*Continuous Conduction Mode - CCM*) e la *Modalità di Conduzione Discontinua* (*Discontinuous Conduction Mode - DCM*).

2.2.1 Modalità di conduzione continua

Nel funzionamento in conduzione continua del convertitore, la corrente nell'induttanza di filtro, i_L , non si annulla mai quando il convertitore lavora a regime (Fig. 2.3a). In particolare, per il dimensionamento dell'induttanza di filtro, si deve far attenzione affinché sia valida la relazione $i_L > 0$ durante l'intero periodo di commutazione.

Per la determinazione del rapporto di conversione M in tale modalità di funzionamento occorre prima fare delle ipotesi.

- Tutti i componenti sono ideali, quindi non presentano resistenze o induttanze equivalenti serie, capacità in parallelo, i tempi di commutazione sono nulli, la caduta di tensione sul diodo è nulla.

- La tensione di ingresso è costante e pari a U_i .
- La tensione d'uscita è costante e pari a U_o , ipotesi meno ovvia della precedente, dato che implica che la capacità d'uscita sia di valore sufficientemente elevato da permettere di trascurare il ripple di tensione ai suoi capi.
- La corrente di carico è costante e pari a I_o .
- Il convertitore sta lavorando a regime, ovvero tutte le forme d'onda sono periodiche, con periodo T_s pari al reciproco della frequenza di commutazione f_s .

Esaminando il circuito di Fig. 2.1 a pagina 7 si evince che durante il periodo di accensione dell'interruttore, $[0, t_{on}]$, la tensione ai capi dell'induttanza è pari alla differenza tra la tensione di alimentazione e la tensione d'uscita, $U_i - U_o$, mentre durante il periodo di spegnimento dell'interruttore, $[t_{on}, T_s]$, la tensione ai capi dell'induttanza è pari all'inverso della tensione d'uscita, $-U_o$. Per esprimere i due intervalli precedenti si è posto il generico tempo t_0 pari a zero, in modo da non appesantire inutilmente le varie equazioni. Dalle equazioni che legano corrente e tensione in un'induttanza, riportate in (2.3), si determinano la corrente nell'induttanza nei due periodi studiati sopra.

$$u_L = L \frac{di_L}{dt} \quad (2.3)$$

$$i_L(t) = i_L(t_0) + \int_{t_0}^t \frac{1}{L} u_L(\zeta) d\zeta$$

Si ottengono le relazioni riportate in (2.4), dove si è indicato con $I_{L,min}$ il valore minimo della corrente nell'induttanza e con $I_{L,max}$ il suo valore massimo.

$$i_L(t) = \begin{cases} I_{L,min} + \frac{U_i - U_o}{L} t & 0 \leq t < t_{on} \\ I_{L,max} - \frac{U_o}{L} t & t_{on} \leq t < T \end{cases} \quad (2.4)$$

Le supposizioni espresse precedentemente implicano che la componente continua della corrente nell'induttanza di filtro debba scorrere nel carico, quindi si ha che $I_o = I_L$, mentre la componente ondulatoria di tale corrente debba scorrere nel condensatore di filtro, quindi $i_C = i_L - I_L$. Di conseguenza, a regime, la componente media della corrente nell'induttore, calcolata in un periodo di commutazione, non deve variare, e ciò implica che la variazione di corrente durante l'intervallo $[0, t_{on}]$ eguagli la variazione che si ha durante l'intervallo $[t_{on}, T_s]$. Questo permette di unire le due componenti della funzione riportata in (2.4) e di ottenere così una relazione che lega la tensione d'uscita a quella d'ingresso, (2.5).

$$\Delta I_{L,on} = \frac{U_i - U_o}{L} t_{on}$$

$$\Delta I_{L,off} = \frac{U_o}{L} [T_s - t_{on}] \quad (2.5)$$

$$\Delta I_{L,on} = \Delta I_{L,off} \Rightarrow \frac{U_i - U_o}{L} t_{on} = \frac{U_o}{L} [T_s - t_{on}]$$

$$M = \frac{U_o}{U_i} = \frac{t_{on}}{T_s} = D$$

2.2.2 Modalità di conduzione discontinua

Nel funzionamento in conduzione discontinua del convertitore, la corrente nell'induttanza di filtro, i_L , si annulla in ogni periodo di commutazione, nell'intervallo $[t_{on}, T_s]$, e si mantiene a zero fino al prossimo periodo di commutazione (Fig. 2.3b a pagina 9). È importante notare che questo può accadere solo grazie al diodo, che evita la presenza di correnti negative nell'induttanza. Inoltre, ricordando che la corrente d'uscita del convertitore coincide con il valore medio della corrente nell'induttanza, si hanno correnti di carico sempre maggiori di zero, ciò significa che il convertitore buck che utilizza un diodo come interruttore non controllato è un convertitore unidirezionale in potenza: la potenza è trasferita dal generatore di ingresso verso il carico, e non può essere trasferita dal carico verso il generatore.

Il motivo per il quale il convertitore può lavorare in modalità DCM risiede nel fatto che, in modalità CCM, il valore medio di corrente nell'induttanza, e quindi la corrente di carico, è uguale a metà della variazione della corrente nell'induttanza durante il funzionamento a regime. Questo significa che, dato il valore costante (più precisamente, indipendente da I_o) di ΔI_L , se la corrente di carico diminuisce fino al valore $\Delta I_L/2$, la corrente nell'induttanza si annulla alla fine di ogni periodo di commutazione. Un'ulteriore diminuzione della corrente di carico provoca l'entrata in modalità DCM del convertitore.

In modalità DCM il rapporto di conversione non è più indipendente dalla corrente di carico, come invece è vero in modalità CCM. Il rapporto di conversione è riportato, senza effettuare tutti i passaggi, in (2.6).

$$M = \frac{U_o}{U_i} = \frac{D^2}{D^2 + I_o/I_n} \quad (2.6)$$

$$I_n = \frac{U_i}{2f_s L}$$

Oltre all'evidente svantaggio dato dall'avere un rapporto di conversione dipendente dalla corrente di carico, che può rendere complicato il progetto del compensatore per la regolazione della tensione d'uscita ad anello chiuso, il funzionamento in modalità DCM presenta altri svantaggi significativi, alcuni dei quali sono di seguito elencati.

- Il valore efficace della corrente nell'induttanza in modalità DCM è più elevato, a parità di corrente di carico, di quello che si ha in modalità CCM, quindi in modalità DCM gli interruttori sono sottoposti, così come gli avvolgimenti dell'induttore, a perdite di conduzione maggiori, rispetto a quelle che si avrebbero in modalità CCM.
- Allo stesso modo, in modalità DCM i valori di corrente di picco nell'induttanza, che percorre l'interruttore al momento del suo spegnimento, sono più elevati di quanto non siano quelli in modalità CCM, quindi le perdite di commutazione allo spegnimento risultano superiori rispetto a quelle in modalità CCM, mentre l'accensione avviene in modalità *ZCS* (*Zero Current Switching*) e quindi, almeno idealmente, senza perdite.
- Il maggiore ripple di corrente nell'induttanza di filtro causa perdite maggiori nel nucleo, e aumenta l'entità dei disturbi elettromagnetici.
- Nella fase in cui la corrente nell'induttanza è zero, il condensatore d'uscita è l'unico elemento del convertitore che fornisce corrente al carico, ne segue che per avere lo stesso ripple di tensione all'uscita a regime, è necessaria una capacità d'uscita più elevata se il convertitore funziona in modalità DCM.

Dati gli svantaggi derivanti dal funzionamento in modalità DCM rispetto alla modalità CCM del convertitore, è utile definire la corrente di carico minima per il funzionamento in modalità di conduzione continua; essa è pari alla metà dell'ondulazione di corrente nell'induttanza di filtro. A questa corrente minima corrisponderà un valore di induttanza minimo, da determinare in fase di progetto, per assicurare il funzionamento in modalità CCM del convertitore.

2.3 Modello a piccoli segnali

2.3.1 Introduzione

Nella sezione precedente è stato derivato il rapporto di conversione del convertitore a regime. Tuttavia, benchè questo sia importante per la comprensione del funzionamento del convertitore, la situazione di regime non è sempre verificata. Le variazioni della tensione d'ingresso del convertitore, nonchè le variazioni della corrente di carico, portano il convertitore dal funzionamento a regime al funzionamento in transitorio. Dato che, a differenza degli amplificatori, dei filtri e di altri circuiti lineari, i convertitori a commutazione sono delle strutture in cui la topologia cambia continuamente, l'analisi dinamica risulta eccessivamente gravosa. Tuttavia, si può dimostrare che il funzionamento dinamico del convertitore è strettamente legato agli elementi passivi di filtro. Nel caso del convertitore buck, induttore e condensatore formano un filtro LC passa basso con frequenza di risonanza pari a $f_o = 1/(2\pi\sqrt{LC})$, che normalmente è almeno un ordine di grandezza inferiore alla frequenza di commutazione f_s del convertitore.

Quest'ipotesi consente di studiare la dinamica del convertitore utilizzando le grandezze medie, definite dalla media mobile su un intervallo di lunghezza pari ad un periodo di commutazione, perdendo così l'informazione riguardante la frequenza di commutazione del convertitore, il cui studio non è essenziale per l'analisi dinamica. Nei convertitori a frequenza variabile, come ad esempio i *Power Factor Correctors (PFC)* forzati a lavorare al confine tra DCM e CCM, la media mobile deve essere definita sul più piccolo periodo di commutazione possibile nel funzionamento del convertitore. Un esempio di calcolo di una grandezza media è riportato in (2.7), dove viene utilizzato come valore da mediare la corrente istantanea in un'induttanza di filtro. In Fig. 2.4 a fronte sono mostrati i valori istantaneo e medio della corrente in un'induttanza di filtro in un convertitore buck durante un aumento a gradino della corrente di carico.

$$\bar{i}_L(t) = \frac{1}{T_s} \int_{t-T_s}^t i_L(\zeta) d\zeta \quad (2.7)$$

2.3.2 Costruzione del modello medio

Le precedenti considerazioni consentono di determinare il modello delle grandezze medie (talvolta abbreviato modello medio) del convertitore buck. Si procede con il calcolo delle grandezze di interesse per la costruzione del modello medio del convertitore, la corrente assorbita dal convertitore è data dall'equazione (2.8), il calcolo del corrispondente valore mediato sul periodo di commutazione è riportato in (2.9). Il duty cycle è stato espresso mediante la lettera greca δ (delta); più avanti verrà spiegato il motivo di questa scelta.




Figura 2.4: Corrente nell'induttanza di filtro di un convertitore buck durante un aumento a gradino della corrente di carico.

$$i_i = \begin{cases} i_L & 0 \leq t < t_{on} \\ 0 & t_{on} \leq t < T_s \end{cases} \quad (2.8)$$

$$\bar{i}_i = \frac{1}{T_s} \int_{t-T_s}^t i_i(\zeta) d\zeta = \frac{1}{T_s} [i_L t_{on} + 0 t_{off}] = \delta \bar{i}_L \quad (2.9)$$

Applicando nuovamente il procedimento alla tensione ai capi dell'induttanza di filtro si ottiene l'equazione (2.10), il cui valore medio è espresso in (2.11). Questa relazione è valida solamente se il convertitore opera in modalità CCM, pertanto anche i modelli da essa ricavati sono validi solamente per questa modalità di funzionamento. Il caso del funzionamento in modalità DCM è di scarso interesse per i VRMs, quindi non verrà studiato.

$$u_L = \begin{cases} u_i - u_o & 0 \leq t < t_{on} \\ -u_o & t_{on} \leq t < T_s \end{cases} \quad (2.10)$$

$$\bar{u}_L = \frac{1}{T_s} \int_{t-T_s}^t u_L(\zeta) d\zeta = \frac{1}{T_s} [(u_i - u_o) t_{on} - u_o t_{off}] \quad (2.11)$$

$$= \delta(\bar{u}_i - \bar{u}_o) - (1 - \delta)\bar{u}_o = \delta\bar{u}_i - \bar{u}_o$$

Il modello medio del convertitore buck ricavato dalle equazioni precedenti è mostrato in Fig. 2.5 nella pagina successiva. Si nota come non siano presenti informazioni riguardanti la frequenza di commutazione del sistema. Tale modello è valido per i grandi segnali, è molto utile per simulare il funzionamento dei convertitori, dato che il software di simulazione deve solamente pilotare un fitro per mezzo di un generatore di tensione controllato, e non si occupa pertanto di eseguire ogni singola commutazione degli interruttori, riducendo enormemente i tempi di calcolo.

2.3.3 Modello a piccoli segnali

Linearizzando il modello medio nell'intorno del punto di lavoro si ottiene il *Modello a Piccoli Segnali* (*Small Signal Model*) del convertitore. Il modello a piccoli segnali è ottenuto considerando ogni grandezza media come somma di una quantità costante, funzione del




Figura 2.5: Modello medio del convertitore buck.


punto di lavoro del convertitore, e di una quantità variabile denominata *perturbazione*. Ad esempio, il duty cycle δ è dato dalla somma del duty cycle D e dalla grandezza variabile $\hat{\delta}$. Questo rende chiaro il motivo della scelta della lettera *delta* per la variabile duty cycle medio: rende più difficile confondere il duty cycle costante da quello variabile. Le grandezze medie perturbate sono descritte in (2.12).

$$\begin{aligned}\delta &= D + \hat{\delta} \\ \bar{i}_L &= I_L + \hat{i}_L \\ \bar{u}_i &= U_i + \hat{u}_i\end{aligned}\tag{2.12}$$


L'ipotesi di piccoli segnali implica che le grandezze di perturbazione siano molto minori delle grandezze costanti. I prodotti di perturbazione risultano pertanto trascurabili rispetto alle grandezze costanti, e alle grandezze costanti moltiplicate per una perturbazione. Per quanto riguarda il calcolo dei parametri dei due generatori controllati del modello in Fig. 2.5, si procede come mostrato nell'equazione (2.13).

$$\begin{aligned}\delta \bar{i}_L &= (D + \hat{\delta})(I_L + \hat{i}_L) \\ &= DI_L + D\hat{i}_L + \hat{\delta}I_L + \hat{\delta}\hat{i}_L \\ &\approx DI_L + D\hat{i}_L + \hat{\delta}I_L \\ \delta \bar{u}_i &= (D + \hat{\delta})(U_i + \hat{u}_i) \\ &= DU_i + D\hat{u}_i + \hat{\delta}U_i + \hat{\delta}\hat{u}_i \\ &\approx DU_i + D\hat{u}_i + \hat{\delta}U_i\end{aligned}\tag{2.13}$$


Il modello medio perturbato è mostrato in Fig. 2.6a nella pagina successiva, assieme al modello medio a regime, mostrato in Fig. 2.6b a fronte, da cui si può nuovamente ottenere il rapporto di conversione del convertitore, e dal modello relativo alle sole grandezze di perturbazione, mostrato in Fig. 2.6c nella pagina successiva, dal quale si possono ricavare le funzioni di trasferimento tra le varie grandezze di perturbazione, essenziali per il controllo della tensione d'uscita ad anello chiuso discusso nella prossima sezione.



(a) Modello medio perturbato.



(b) Modello a regime.



(c) Modello delle grandezze di perturbazione.

Figura 2.6: Tre tipi di modello del convertitore DC-DC buck.

2.4 Controllo ad anello chiuso

2.4.1 Introduzione

Il controllo della tensione d'uscita del convertitore buck ad anello chiuso consente di mantenere la tensione applicata al carico, entro certe tolleranze, costante, o più precisamente indipendente dalle grandezze che normalmente potrebbero modificarla. Queste comprendono variazioni della tensione d'ingresso, la modifica dei parametri dei componenti passivi ed attivi del convertitore a seguito dei cambiamenti di temperatura, variazioni della corrente di carico.

2.4.2 Funzione di trasferimento da δ a u_o

Per progettare un controllo ad anello chiuso occorre prima modellare il convertitore come un sistema lineare e tempo invariante. Quest'obiettivo è raggiunto iniziando a definire




Figura 2.7: Modulatore PWM analogico.

la funzione di trasferimento tra duty cycle e tensione d'uscita, che si ottiene osservando il modello in Fig. 2.6c nella pagina precedente; il procedimento è mostrato in (2.14).

$$\begin{aligned}
 G_{ud}(s) &:= \frac{u_o(s)}{\delta(s)} \\
 u_o(s) &= \mathcal{L}(\hat{u}_o) \\
 \delta(s) &= \mathcal{L}(\hat{\delta}) \\
 G_{ud}(s) &= U_i H_e(s)
 \end{aligned}
 \tag{2.14}$$

Il termine $H_e(s)$ è la funzione di trasferimento tra tensione d'ingresso e tensione d'uscita del filtro LC del convertitore buck. Dato che, a seconda delle applicazioni, si includono o meno vari elementi parassiti o carichi resistivi nel calcolo di $H_e(s)$, si rimanda il lettore all'Appendice A per una discussione esauriente di tale funzione di trasferimento.

2.4.3 Modulatore PWM

Il controllo del convertitore si basa sulla variazione del duty cycle δ nell'intorno del suo punto di lavoro D . Per effettuare tale controllo occorre un dispositivo che mappi la tensione di un segnale, detto modulante, in un segnale rettangolare con duty cycle proporzionale ad esso. Questo dispositivo è detto *Modulatore PWM* (*Pulse Width Modulator - Modulatore a Larghezza di Impulso*). La versione analogica di tale dispositivo è costituita da un comparatore, al cui ingresso invertente è inviato il segnale portante, un'onda a dente di sega oppure un'onda triangolare, di periodo pari al periodo di commutazione desiderato, e al cui ingresso non invertente è inviato il segnale modulante. Tale dispositivo è mostrato in Fig. 2.7. Quando il segnale modulante è maggiore del segnale portante, l'uscita del comparatore commuta a livello alto, mentre quando il segnale modulante scende al di sotto del segnale portante, l'uscita commuta a livello basso, come si evince da Fig. 2.8 a fronte.

A seconda del tipo di segnale portante utilizzato si hanno tre tipi diversi di modulazioni PWM.

- *Leading Edge Modulation* nel caso venga utilizzata un'onda a dente di sega specchiata rispetto a quella mostrata in Fig. 2.8 nella pagina successiva.




Figura 2.8: I tre segnali coinvolti in un modulatore PWM.

- *Trailing Edge Modulation* nel caso venga utilizzata un'onda a dente di sega come quella mostrata in Fig. 2.8.
- *Centered Pulses* nel caso venga utilizzata un'onda triangolare con pendenze di salita e discesa eguali tra loro.

In questo documento viene utilizzata esclusivamente la tecnica trailing edge modulation, senza approfondirne gli aspetti in dettaglio. La funzione di trasferimento tra segnale modulante e duty cycle è direttamente legata all'ampiezza picco-picco del segnale portante, che deve avere valore minimo pari a zero se non si desiderano termini costanti (offset). Questo legame rende chiara la necessità di disporre di un generatore di segnale portante con ampiezza stabile, se si desidera una funzione di trasferimento che descriva correttamente la realtà. La funzione di trasferimento del modulatore PWM è mostrata in (2.15); tale funzione di trasferimento è valida anche per i piccoli segnali se si considerano segnali modulanti con frequenza trascurabile rispetto a quella della portante.

$$G_{PWM}(s) = \frac{1}{U_{c,pp}} \quad (2.15)$$

2.4.4 Diagramma a blocchi del convertitore

Il diagramma a blocchi del convertitore buck retroazionato è mostrato in Fig. 2.9 nella pagina successiva. $C(s)$ è la funzione di trasferimento del compensatore, mentre $H(s)$ è la funzione di trasferimento del partitore resistivo che riporta all'ingresso del sistema una frazione della tensione d'uscita. Il guadagno d'anello $T(s)$, è il prodotto tra le varie funzioni di trasferimento ($T(s) = C(s)G_{PWM}(s)G_{ud}(s)H(s)$), ed è largamente utilizzato nello studio della stabilità dei sistemi.

La relazione tra tensione di riferimento e tensione d'uscita è riportata in (2.16), si nota che per un guadagno d'anello tendente all'infinito tale relazione si riduce a quella riportata in (2.17), e mostra che la tensione d'uscita del convertitore $U_o(s)$, in tal caso




Figura 2.9: Diagramma a blocchi del convertitore buck.




Figura 2.10: Diagramma a blocchi del convertitore buck comprendente varie grandezze che agiscono sulla tensione d'uscita.

dipende solamente dal fattore di scala introdotto dal partitore di tensione di retroazione $H(s)$, e dalla tensione di riferimento $U_{ref}(s)$.

$$U_o(s) = \frac{1}{H(s)} \frac{T(s)}{1 + T(s)} U_{ref}(s) \quad (2.16)$$

$$\begin{aligned} \lim_{T(s) \rightarrow \infty} U_o(s) &= \lim_{T(s) \rightarrow \infty} \frac{1}{H(s)} \frac{T(s)}{1 + T(s)} U_{ref}(s) \\ &= \frac{1}{H(s)} U_{ref}(s) \end{aligned} \quad (2.17)$$

In Fig. 2.10 è riportato un diagramma a blocchi più completo del precedente, dove viene evidenziata la dipendenza della tensione d'uscita, oltre che dalla tensione di riferimento, anche dalla tensione d'ingresso e dalla corrente di carico. La tensione d'uscita ad anello chiuso è ora espressa da (2.18), che per guadagno d'anello tendente all'infinito si riduce all'equazione (2.19), si nota che, in generale, per $|T(s)| \gg 1$, la tensione d'uscita del convertitore dipende solamente dalla tensione di riferimento e dal fattore di scala introdotto dalla misura della tensione d'uscita, e non dipende invece dalle variazioni della tensione d'ingresso e della corrente di carico: questo è esattamente il comportamento desiderato del convertitore. È quindi compito del progettista assicurare un guadagno d'anello quanto più elevato possibile nel range di frequenze di interesse.

$$\begin{aligned}
U_o(s) &= \frac{1}{H(s)} \frac{T(s)}{1+T(s)} U_{ref}(s) - \\
&\quad - \frac{1}{1+T(s)} Z_o(s) I_o(s) + \\
&\quad + \frac{1}{1+T(s)} G_{ug}(s) U_i(s)
\end{aligned} \tag{2.18}$$

$$\begin{aligned}
\lim_{T(s) \rightarrow \infty} U_o(s) &= \lim_{T(s) \rightarrow \infty} \left[\frac{T(s)}{1+T(s)} \frac{U_{ref}(s)}{H(s)} - \frac{Z_o(s) I_o(s)}{1+T(s)} + \frac{G_{ug}(s) U_i(s)}{1+T(s)} \right] \\
&= \frac{1}{H(s)} U_{ref}(s)
\end{aligned} \tag{2.19}$$

2.4.5 Compensatore

Nei progetti convenzionali di convertitori, in genere, si progetta per primo lo stadio di potenza, in particolare si determinano i parametri di induttanza e capacità di filtro che garantiscono i ripple statico e dinamico desiderati, e successivamente si analizza la funzione di trasferimento del sistema da compensare. Seguendo questa tattica, l'unico modo di agire su $T(s)$ è nel progetto del compensatore.

La cascata delle funzioni di trasferimento $G_{PWM}(s)$ e $G_{ud}(s)$ costituisce il sistema da retroazionare. Non è possibile utilizzare, in genere, un compensatore di tipo *Proporzionale* (P), dato il margine di fase ridotto che ne seguirebbe, come si nota dal diagramma di Bode di $G_{PWM}(s)G_{ud}(s)$, mostrato in Fig. 2.11 nella pagina successiva per valori tipici di induttanza e capacità di filtro. Un compensatore di tipo *Proporzionale-Integrale* (PI), invece, ovvierebbe al problema della stabilità, tuttavia la frequenza di attraversamento a 0dB del modulo del guadagno d'anello, per garantire un margine di fase accettabile, dovrebbe essere molto minore della frequenza del doppio polo del filtro LC d'uscita, con conseguenti forti limitazioni sulla larghezza di banda di controllo e quindi sulle prestazioni del convertitore ai transitori. La compensazione ottimale di un convertitore buck si può ottenere mediante un compensatore *Proporzionale-Integrale-Derivativo* (PID) o un *compensatore tipo III*.

Una sintesi di alcune tra le più utilizzate tipologie di compensatori è di seguito riportata.

- Compensatore Proporzionale - P, guadagno idealmente costante per tutte le frequenze, nessun guadagno/perdita di fase.

$$C(s) = K_B$$

- Compensatore Proporzionale-Integrale - PI, un polo nell'origine (integratore ideale), ovvero guadagno infinito per frequenza nulla, perdita di fase pari a 90° .

$$C(s) = K_B \frac{1}{s}$$

- Compensatore Proporzionale-Derivativo - PD, uno zero nell'origine (derivatore ideale), guadagno di fase pari a 90° , non realizzabile data la funzione di trasferimento




Figura 2.11: Diagrammi del modulo e della fase della funzione di trasferimento $G_{PWM}(s)G_{ud}(s)$.

impropria (il grado del denominatore è maggiore del grado del numeratore), è necessario l'aggiunta di un polo in alta frequenza.

$$C(s) = K_B s$$

- Compensatore Proporzionale-Integrale-Derivativo - PID, un polo nell'ordine, due zeri e un polo, guadagno di fase fino a 90° se gli zeri sono distanziati di qualche decade dal polo in alta frequenza. La funzione di trasferimento è impropria e quindi bisogna aggiungere un ulteriore polo in alta frequenza per rendere realizzabile il sistema.

$$C(s) = K_B \frac{\left(1 + \frac{s}{\omega_{z1}}\right) \left(1 + \frac{s}{\omega_{z2}}\right)}{s \left(1 + \frac{s}{\omega_p}\right)}$$

- Compensatore Tipo I, meglio conosciuto come compensatore a singolo polo o compensatore a polo dominante, dato che la risposta del sistema dipende quasi esclusivamente dalla frequenza di tale polo, che viene posizionato a frequenze molto inferiori degli altri poli del sistema ad anello aperto. Perdita di fase fino a 90° per frequenze

superiori a quella del polo.

$$C(s) = K_B \frac{1}{1 + \frac{s}{\omega_p}}$$

- Compensatore Tipo II, un polo nell'origine, uno zero e un'altro polo, è essenzialmente un integratore ideale con in cascata una rete anticipatrice di fase (Lead-Network). La minima perdita di fase si ha alla frequenza $\sqrt{f_z f_p}$, media geometrica tra le frequenze dello zero e del polo della rete anticipatrice.

$$C(s) = K_B \frac{1 + \frac{s}{\omega_z}}{s \left(1 + \frac{s}{\omega_p}\right)}$$

- Compensatore Tipo III, un polo nell'origine, due zeri e due poli, equivale ad un compensatore tipo II con l'aggiunta di un'ulteriore rete anticipatrice, si può avere un guadagno di fase fino a 90° con le stesse considerazioni del punto precedente se le due reti anticipatrici sono uguali ($\omega_{z1} = \omega_{z2}$ e $\omega_{p1} = \omega_{p2}$).

$$C(s) = K_B \frac{\left(1 + \frac{s}{\omega_{z1}}\right) \left(1 + \frac{s}{\omega_{z2}}\right)}{s \left(1 + \frac{s}{\omega_{p1}}\right) \left(1 + \frac{s}{\omega_{p2}}\right)}$$

Senza effettuare un'analisi approfondita di ogni tipo di compensatore, nei convertitori buck che richiedono un'elevata rapidità alle variazioni dinamiche dei vari parametri si utilizza un compensatore tipo III, che permette di avere una larghezza di banda di controllo molto superiore alla frequenza del doppio polo del filtro d'uscita LC del convertitore. Alcuni progetti di tale compensatore per sistemi del secondo ordine, come quello in esame, consigliano di scegliere $\omega_{z1} = \omega_{z2}$ e $\omega_{p1} = \omega_{p2}$, e di calcolare il guadagno di fase di ognuna delle due reti anticipatrici a partire dal margine di fase desiderato, dalla fase che il sistema da retroazionare presenta alla frequenza di attraversamento, e tenendo conto che lo sfasamento iniziale dovuto al polo nell'origine è -90° . Il guadagno di fase richiesto a ognuna delle due reti anticipatrici è mostrato nell'equazione (2.20), dove si è indicata con f_c la frequenza di attraversamento a 0dB del guadagno d'anello $T(s)$ (privo di compensatore), tale frequenza è approssimativamente uguale alla larghezza di banda del sistema ad anello chiuso, ovvero coincide con la larghezza di banda di controllo del convertitore.

$$\Delta\phi = \frac{m_\phi - G_{sys} - 90^\circ}{2} \quad (2.20)$$

Con alcuni calcoli trigonometrici si può ottenere la distanza tra zeri e poli delle due reti anticipatrici che garantisce tale guadagno di fase. Benchè questa procedura permetta di ottenere con precisione il margine di fase desiderato, si preferisce seguire le linee guida presentate in [6], che sono più adatte per un convertitore buck, dato che tengono conto dello zero nella funzione di trasferimento del filtro LC introdotto dalla ESR del condensatore d'uscita (Appendice A), e posizionano uno dei poli del compensatore in maniera da filtrare le componenti alla frequenza di commutazione. Tali linee guida sono sotto riportate.

- Impostare il guadagno del compensatore affinché l'attraversamento di $T(s)$ a 0dB abbia luogo quando la funzione di trasferimento del compensatore ha il suo secondo tratto di guadagno costante (Fig. 2.12 nella pagina seguente).






Figura 2.12: Diagrammi del modulo e della fase di un generico compensatore tipo III.

- Posizionare il primo zero a metà della frequenza del doppio polo del filtro LC d'uscita, questo per garantire un guadagno di fase anche se il coefficiente di smorzamento del sistema del secondo ordine è molto basso, e quindi la fase decresce molto rapidamente alla frequenza di risonanza del filtro LC.
- Posizionare il primo polo alla frequenza dello zero introdotto dall'ESR del condensatore d'uscita, in questo modo si effettua una cancellazione zero-polo e quindi si semplifica il sistema da compensare.
- Posizionare il secondo polo a metà della frequenza di commutazione, questo assicura un'ulteriore attenuazione, oltre a quella data dal filtro LC d'uscita, delle componenti alla frequenza di commutazione del convertitore nell'anello di retroazione.
- Posizionare il secondo zero alla frequenza di risonanza del filtro LC d'uscita.

La realizzazione circuitale di un compensatore tipo III è riportata in Fig. 2.13a nella pagina successiva, tuttavia si utilizza la soluzione presentata in Fig. 2.13b a fronte in quanto permette di realizzare con un unico amplificatore operazionale il nodo sommatore e il compensatore.



(a) Compensatore tipo III realizzato tramite amplificatore operazionale.



(b) Compensatore tipo III e nodo sommatore realizzati con un solo amplificatore operazionale.

Figura 2.13: Realizzazioni del compensatore tipo III tramite amplificatori operazionali.

La verifica della corretta sintesi circuitale si ottiene ricavando la funzione di trasferimento $C(s)$ direttamente dal circuito di Fig. 2.13a, come mostrato in (2.21). In (2.22) sono mostrati i valori della costante di Bode K_B , delle frequenze f_{z1} , f_{z2} dei due zeri e f_{p1} , f_{p2} dei due poli.

$$\begin{aligned}
C(s) &= -\frac{Z_2(s)}{Z_1(s)} \\
Z_1(s) &= \frac{\left(R_3 + \frac{1}{sC_3}\right) R_1}{R_3 + \frac{1}{sC_3} + R_1} = \frac{(1 + sR_3C_3)R_1}{1 + s(R_1 + R_3)C_3} \\
Z_2(s) &= \frac{\left(R_2 + \frac{1}{sC_2}\right) \frac{1}{sC_1}}{R_2 + \frac{1}{sC_2} + \frac{1}{sC_1}} = \frac{1 + sR_2C_2}{s \left(1 + sR_2 \frac{C_1C_2}{C_1 + C_2}\right) (C_1 + C_2)} \quad (2.21) \\
C(s) &= -\frac{1 + sR_2C_2}{s \left(1 + sR_2 \frac{C_1C_2}{C_1 + C_2}\right) (C_1 + C_2)} \frac{1 + s(R_1 + R_3)C_3}{(1 + sR_3C_3)R_1} \\
&= -\frac{1}{R_1(C_1 + C_2)} \frac{(1 + sR_2C_2)(1 + s(R_1 + R_3)C_3)}{s \left(1 + sR_2 \frac{C_1C_2}{C_1 + C_2}\right) (1 + sR_3C_3)}
\end{aligned}$$

$$\begin{aligned}
K_B &= \frac{1}{R_1(C_1 + C_2)} \\
f_{z1} &= \frac{1}{2\pi R_2 C_2} & f_{z2} &= \frac{1}{2\pi (R_1 + R_3) C_3} \quad (2.22) \\
f_{p1} &= \frac{1}{2\pi R_2 \frac{C_1 C_2}{C_1 + C_2}} & f_{p2} &= \frac{1}{2\pi R_3 C_3}
\end{aligned}$$

Imponendo poi i vincoli mostrati in (2.23) si ottiene il seguente procedimento per la determinazione dei valori delle resistenze e dei condensatori dei circuiti in Fig. 2.13 nella pagina precedente.

$$\begin{aligned}
|T(i\omega_c)| &= |T(i2\pi f_c)| = 1 \\
f_{z1} &= \frac{1}{2} f_o & f_{z2} &= f_o \quad (2.23) \\
f_{p1} &= f_{ESR} & f_{p2} &= \frac{1}{2} f_s
\end{aligned}$$

- Scegliere un valore adatto di R_1 .

- $R_2 = \frac{BW_c}{f_o} \frac{U_{c,pp}}{U_i} R_1$

- $C_2 = \frac{1}{\pi R_2 f_o}$

- $C_1 = \frac{C_2}{2\pi R_2 C_2 f_{ESR} - 1}$

- $R_3 = \frac{R_1}{\frac{f_s}{2f_o} - 1}$
- $C_3 = \frac{1}{\pi R_3 f_s}$

Sebbene il procedimento sia abbastanza semplice, in previsione del fatto che dovranno essere progettati un'elevata quantità di compensatori nelle varie simulazioni dei prossimi capitoli, è stato scritto un programma in linguaggio C che effettua i calcoli a partire dai parametri di base del convertitore buck. Il sorgente di tale programma è mostrato nel codice 2.1 nella pagina successiva, in Fig. 2.14 nella pagina seguente è mostrata una tipica sessione di calcolo dei valori dei componenti del compensatore.




Figura 2.14: Tipica schermata del software per il calcolo dei paramentri del compensatore tipo III.

Codice 2.1: Type III Compensator Calculator.c

```

1
2  /** @file
3   * Type III compensator parameters calculator for buck converter.
4   *
5   * \author Davide Norbiato <xibron@gmail.com>
6   */
7
8  #include <stdio.h>
9  #include <string.h>
10 #include <math.h>
11
12 #define PI 3.141592654
13
14 #define FEMTO 1e-15
15 #define PICO 1e-12
16 #define NANO 1e-9
17 #define MICRO 1e-6
18 #define MILLI 1e-3
19
20 #define KILO 1e3
21 #define MEGA 1e6
22 #define GIGA 1e9
23 #define TERA 1e12
24
25 /**
26  * Prints a floating point value in engineering notation.
27  *
28  * \param[in] value The value to display.
29  * \param[in] unit The measurement unit.
30  */
31 void PrintValue(double value, char *unit);
32
33 /**

```

```

34  * Reads a floating point value from stdin.
35  *
36  * \param[in] dispText The query text to display.
37  * \return The readed floating point value.
38  */
39  double GetValue(char *dispText);
40
41  int main(void)
42  {
43      printf("\n\nType III compensator parameters "
44             "calculator for buck converter\n\n");
45
46      double BW = GetValue("Desired bandwidth: ");
47      double fsw = GetValue("Switching frequency: ");
48      double L = GetValue("L: ");
49      double C = GetValue("C: ");
50      double rC = GetValue("Capacitor ESR: ");
51      double Wmax = GetValue("Carrier amplitude: ");
52      double Ui = GetValue("Input voltage: ");
53
54      /*double L = 60e-9;*/
55      /*double C = 1000e-6;
56      double rC = 500e-6;
57      double Wmax = 10;
58      double Ui = 5;*/
59
60      double R1 = GetValue("R1: ");
61
62      double fo = 1 / (2 * PI * sqrt(L * C));
63      double fESR = 1 / (2 * PI * rC * C);
64
65      double R2 = BW / fo * Wmax / Ui * R1;
66      double C2 = 1 / (PI * R2 * fo);
67      double C1 = C2 / (2 * PI * R2 * C2 * fESR - 1);
68      double R3 = R1 / (fsw / (2 * fo) - 1);
69      double C3 = 1 / (PI * R3 * fsw);
70
71      printf("\nType III compensator parameters");
72
73      printf("\nR1: "); PrintValue(R1, "ohm");
74      printf("\nR2: "); PrintValue(R2, "ohm");
75      printf("\nR3: "); PrintValue(R3, "ohm");
76      printf("\nC1: "); PrintValue(C1, "F");
77      printf("\nC2: "); PrintValue(C2, "F");
78      printf("\nC3: "); PrintValue(C3, "F");
79
80      printf("\n\nAdditional informations");
81      printf("\nLC filter double pole frequency: "); PrintValue(fo, "Hz");
82      printf("\nLC filter ESR zero frequency: "); PrintValue(fESR, "Hz");
83
84      return 0;
85  }
86
87  /**
88   * Prints a floating point value in engineering notation.
89   *
90   * \param[in] value The value to display.
91   * \param[in] unit The measurement unit.
92   */
93  void PrintValue(double value, char *unit)
94  {

```

```

95     if(value < PICO)      printf("%.3ff%s", value / FEMTO, unit);
96     else if(value < NANO) printf("%.3fp%s", value / PICO, unit);
97     else if(value < MICRO) printf("%.3fn%s", value / NANO, unit);
98     else if(value < MILLI) printf("%.3fu%s", value / MICRO, unit);
99     else if(value < 1)     printf("%.3fm%s", value / MILLI, unit);
100    else if(value < KILO)   printf("%.3f%s", value / 1, unit);
101    else if(value < MEGA)   printf("%.3fk%s", value / KILO, unit);
102    else if(value < GIGA)   printf("%.3fM%s", value / MEGA, unit);
103    else if(value < TERA)   printf("%.3fG%s", value / GIGA, unit);
104    else                    printf("%.3fT%s", value / TERA, unit);
105 }
106
107 /**
108  * Reads a floating point value from stdin.
109  *
110  * \param[in] dispText The query text to display.
111  * \return The readed floating point value.
112  */
113 double GetValue(char *dispText)
114 {
115     fwrite(dispText, sizeof(char), strlen(dispText), stdout);
116
117     double value;
118     scanf("%lf", &value);
119     return value;
120 }

```

Capitolo 3

Il Convertitore Buck Sincrono

3.1 Introduzione

In questo capitolo viene introdotto un tipo particolare di convertitore buck denominato *Convertitore Buck Sincrono*. A differenza dei convertitori buck convenzionali, dove la corrente nell'induttanza di filtro, all'apertura dell'interruttore controllato, forza automaticamente il diodo in conduzione, nel convertitore buck sincrono il diodo è sostituito da un secondo interruttore controllato (Fig. 3.1), con segnale di controllo complementare a quello del primo interruttore.

3.2 Scelta del tipo di interruttore

La scelta del tipo di dispositivo da associare ai due interruttori del convertitore buck sincrono varia a seconda delle applicazioni. Vengono esaminati due tipi di interruttori a semiconduttore specializzati in applicazioni switching: i *MOSFET* e gli *IGBT* (Fig. 3.2 nella pagina seguente).

I MOSFET sono ideali per applicazioni di piccola-media potenza, da centinaia di milliwatt a centinaia di watt, ed elevatissime frequenze di commutazione, dalle centinaia di kilohertz fino ai megahertz. I MOSFET sono delle resistenze modulate, non presentano cadute di tensione in conduzione indipendenti dalla corrente che li percorre; questo permette, se opportunamente dimensionati, di ridurre a piacimento la caduta di tensione ai loro capi. Gli IGBT sono largamente utilizzati in applicazioni ad elevata potenza, in genere dal kilowatt in su, e vengono pilotati con frequenze di commutazione che spazia-




Figura 3.1: Convertitore Buck Sincrono.




Figura 3.2: Simboli circuitali tra i più utilizzati per i MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a sinistra, e per gli IGBT (Insulated Gate Bipolar Transistor), a destra.

no da qualche kilohertz a qualche decina di kilohertz, principalmente a causa della loro relativa lentezza. La caduta di tensione ai capi degli IGBT in conduzione, a differenza dei MOSFET, è approssimativamente costante, ovvero indipendente dalla corrente che li attraversa. Sebbene questa sia una forte limitazione, in confronto ai MOSFET, per correnti piuttosto basse, per applicazioni con correnti medio-elevate, da decine a centinaia di ampere, questo comportamento li rende insostituibili. Questo accade poichè, mentre la potenza dissipata nel dispositivo a semiconduttore varia con il quadrato della corrente nel caso dei MOSFET, negli IGBT la potenza dissipata varia quasi linearmente, come mostrato nell'equazione (3.1), la caduta di tensione minima deteriora le prestazioni quando le correnti sono esigue.

$$P_{cond,MOSFET} = R_{DS,ON} \cdot I_{RMS}^2$$

$$P_{cond,IGBT} = V_{CE,sat} \cdot I_{avg} + R_{CE,on} \cdot I_{RMS}^2 \approx V_{CE,sat} \cdot I_{avg} \quad (3.1)$$

Terminata questa introduzione, si comincia ad entrare nello specifico utilizzo del convertitore buck sincrono nei VRMs. La necessità di minimizzare le dimensioni del convertitore finale richiede l'utilizzo di interruttori che lavorino a frequenze di commutazione molto elevate. Infatti, i valori dei componenti del filtro LC d'uscita del convertitore diminuiscono, così pure la loro dimensione, all'aumentare della frequenza di commutazione. A questa prima richiesta si aggiunge quella di avere degli interruttori bidirezionali in corrente: i MOSFET hanno un diodo tra source e drain che è legato alla loro particolare struttura, ed inoltre, quando sono nello stato ON, conducono in entrambe le direzioni. Gli IGBT, invece, non sono bidirezionali in corrente, e non hanno un diodo tra emettitore e collettore a meno che non venga aggiunto dal produttore o esternamente al package. La richiesta della bidirezionalità in corrente deriva dal fatto che, a differenza del convertitore buck convenzionale, dove la corrente nell'induttanza non può mai diventare negativa, nel convertitore buck sincrono questo può essere reso possibile se gli interruttori sono bidirezionali in corrente. A seconda delle applicazioni, potrebbe essere necessario collegare due IGBT in antiparallelo per ottenere il risultato desiderato. Un'altra necessità dei VRMs è la bassa caduta in conduzione degli interruttori. Supponendo di poter accettare la perdita del 10% della potenza d'ingresso del convertitore sugli interruttori, e ipotizzando una tensione d'uscita di 1.2V, questo implicherebbe una caduta di tensione massima in conduzione

di soli 120mV, valore inferiore persino alla tensione collettore-emettitore in saturazione dei BJT per segnali, e dei diodi Schottky più prestanti. Dalle precedenti considerazioni è ovvio che nei VRMs, almeno per le tecnologie attuali, i MOSFET sono il tipo di interruttore più adatto.

3.3 Il Tempo Morto

La particolare topologia circuitale mostrata in Fig. 3.1 a pagina 29 presenta un notevole problema. Con componenti ideali e pertanto tempi di commutazione nulli, i segnali di comando dei due gate dovrebbero essere esattamente in controfase. Tuttavia, il tempo di commutazione non nullo dei MOSFET, il fatto che tendenzialmente il tempo di spegnimento (turn-off time) è maggiore di quello di accensione (turn-on time), porta ad un fenomeno distruttivo denominato *Shoot-through*. Con riferimento a Fig. 3.1 a pagina 29, questo fenomeno avviene ad esempio quando il segnale di gate di M_1 porta il transistor allo spegnimento, ma prima che la procedura di turn-off venga completata M_2 viene acceso. Quando questo accade, entrambi i MOSFET conducono, e in essi circola una fortissima corrente che è limitata solamente dai parametri parassiti del circuito, come le due resistenze $R_{DS,on}$ e la ESR del condensatore di bulk all'ingresso del convertitore. Questa corrente può causare una distruzione immediata dei due interruttori, e quindi il fenomeno di shoot-through deve essere evitato.

Per ovviare all'inconveniente dello shoot-through viene introdotto un ritardo tra l'inizio dello spegnimento di un interruttore e l'inizio dell'accensione dell'altro, questo ritardo è comunemente conosciuto come *Tempo Morto (Dead Time)*. Valori tipici del tempo morto variano dal 2% al 4% del periodo di commutazione T_s . Questo significa che, per una frequenza di commutazione $f_s = 300\text{kHz}$, il tempo morto generalmente è scelto di $67\text{ns} \div 133\text{ns}$. Tale impostazione è denominata *Fixed Dead Time*, ad indicare il fatto che il tempo morto è una costante scelta dal progettista del convertitore. Un notevole miglioramento dell'implementazione del tempo morto è denominata *Adaptive Dead Time* [8], esso si basa sul rilevamento in tempo reale dello stato di conduzione dell'interruttore che si sta spegnendo, per accendere con il minor ritardo possibile l'interruttore complementare. In questo modo è possibile ottenere un tempo morto ottimale (cioè non troppo piccolo né troppo grande) in ogni condizione di funzionamento del convertitore, ovvero al variare di temperatura, correnti di gate, e pure per MOSFET differenti. Inoltre l'utilizzo dell'adaptive dead time consente di ridurre l'intervallo di conduzione dei diodi tra source e drain (che avviene quando entrambi i MOSFET sono appunto spenti), aumentando pertanto l'efficienza globale del convertitore.

L'implementazione del tempo morto si può ottenere, a partire dal segnale PWM, mediante un circuito di ritardo e delle semplici operazioni logiche, come mostrato in Fig. 3.3 nella pagina successiva.

Il sottocircuito formato dalla cella RC e dal comparatore serve per ottenere un segnale PWM ritardato, di un tempo pari al tempo morto desiderato, rispetto al segnale PWM originale. La tensione di soglia del comparatore è pari alla media tra i valori del livello logico alto e basso del segnale PWM d'ingresso. Dato che è stata scelta un'alimentazione simmetrica per il modulatore PWM, questo permette di collegare semplicemente alla massa di riferimento il terminale invertente del comparatore. La costante di tempo $\tau = RC$ del circuito deve essere scelta in maniera tale che il tempo che la tensione ai capi del condensatore impiega ad arrivare alla metà del valore finale coincida con il valore desiderato del tempo morto. Il calcolo della costante di tempo è mostrato in (3.2). Ponendo $f_s = 300\text{kHz}$ e $t_{DT} = 4\%T_s = 133\text{ns}$ si ottiene $\tau = 192\text{ns}$. È stata scelta la combinazione




Figura 3.3: Implementazione circuitale del tempo morto per mezzo di una rete RC di ritardo e due porte logiche.

$R = 1.92\text{k}\Omega$ e $C = 100\text{pF}$, i tre segnali coinvolti nel circuito di ritardo sono mostrati in Fig. 3.4 a fronte.

$$\begin{aligned}
 u_C(t) &= E \left(1 - e^{-t/\tau} \right) \\
 \tau &= RC \\
 u_C(t_{DT}) &= \frac{1}{2}E \Rightarrow e^{-t/\tau} = \frac{1}{2} \\
 t_{DT}/\tau &= -\log_e \frac{1}{2} = \log_e 2 \Rightarrow \tau = \frac{t_{DT}}{\log_e 2}
 \end{aligned} \tag{3.2}$$

A partire dai due segnali, PWM e PWM ritardato, si ricavano i segnali di controllo per il gate del MOSFET superiore (high-side MOSFET) tramite un'operazione di AND logico, e per il MOSFET inferiore (low-side MOSFET) tramite un NOR logico, come si può osservare da Fig. 3.5 a pagina 34, dove è chiaro che, in questo modo, i due comandi non sono mai a livello logico alto nello stesso istante temporale.

3.4 Pilotaggio dei MOSFET

Un ruolo fondamentale per il corretto funzionamento del convertitore è compiuto dal circuito che pilota i gate dei due MOSFET [7]. Nelle applicazioni ad elevata frequenza quali i VRMs, dove le frequenze di commutazione possono superare il megahertz, circuiti di pilotaggio gate ad alta velocità sono essenziali per il corretto funzionamento del convertitore. Di seguito è brevemente studiato il driver di tipo totem-pole bipolare, il pilotaggio del MOSFET superiore avviene mediante un semplice circuito traslatore di livello, e utilizzando la tecnica bootstrap. Tecniche più evolute per il pilotaggio dei gate ad alta velocità sono lasciate a trattazioni specialistiche [9]. I circuiti semplificati dei driver sono mostrati in Fig. 3.6 a pagina 35.




Figura 3.4: Dall'alto verso il basso: segnale PWM, tensione all'uscita della cella RC, segnale PWM ritardato.

3.4.1 Low-side driver

Si comincia analizzando il driver più semplice, quello del MOSFET M_2 , partendo dalla parte di potenza, a destra, e andando verso sinistra. Il driver è del tipo totem-pole a transistori bipolari. I transistori NPN e PNP sono stati collegati di proposito in configurazione a collettore comune, come negli stadi di potenza in classe B push-pull degli amplificatori lineari. Benchè in questo modo la tensione d'uscita del driver PWM_G1 non riesca a raggiungere i potenziali di alimentazione (l'uscita non è rail-to-rail), questo inconveniente è largamente giustificato dal fatto che i due BJT non entrano mai in saturazione, questo è essenziale in applicazioni ad alta frequenza, poichè il passaggio dalla regione di saturazione a quella attiva avviene in tempi relativamente elevati. Lo stadio totem-pole amplifica la corrente al suo ingresso di un fattore $1 + \beta$, dove β è il guadagno di corrente ai grandi segnali. La tensione d'uscita a livello basso è U_{BE} , mentre quella a livello alto è $U_{DRV} - U_{BE}$. Purtroppo, il valore di tensione a livello logico basso è pericolosamente vicino al valore di soglia U_{TH} nel caso di MOSFET TTL, ovvero dispositivi che si possono comandare con livelli logici TTL ($U_L = 0V$, $U_H = 5V$). Dato che tali MOSFET sono spesso utilizzati in applicazioni ad alta frequenza, come i VRMs, a causa delle minori perdite di pilotaggio dovute alla minore tensione richiesta dai drivers, potrebbe essere necessario alimentare il lato inferiore del driver con una tensione negativa. La corrente d'ingresso al driver è fornita dai due generatori di corrente controllati I_1 e I_2 . Quando il segnale d'ingresso al driver PWM_b è a livello logico alto, I_1 è attivo e fornisce corrente alla base del BJT NPN, che porta in conduzione il MOSFET caricando la capacità di gate. Viceversa, quando PWM_b è a livello logico basso è attivo il generatore I_2 , che preleva corrente dalla base del BJT PNP, il quale scarica la capacità di gate, spegnendo così il MOSFET. Il pilotaggio dei dispositivi avviene a corrente costante, diversamente dai classici drivers in cui viene impressa una tensione costante, e la corrente è limitata da una resistenza.




Figura 3.5: Dall'alto verso il basso: segnale PWM, segnale PWM ritardato, comando di gate del MOSFET superiore, comando di gate del MOSFET inferiore.

3.4.2 High-side driver

Il terminale di source di M_2 è collegato a massa, pertanto un driver con l'uscita riferita alla medesima massa è sufficiente per un corretto pilotaggio del dispositivo. Il source di M_1 invece ha un riferimento flottante, che corrisponde all'uscita dell'unità switching, e che quindi commuta continuamente tra 0V e U_i . Il corretto pilotaggio del MOSFET superiore richiede una tensione di gate che eccede la tensione di ingresso del convertitore. Nel caso di VRMs funzionanti a 5V, questo fatto non costituisce necessariamente un problema, dato che sono riscontrate le condizioni per il pilotaggio diretto (direct-drive) del MOSFET superiore. Tali condizioni sono mostrate in (3.3).

$$\begin{aligned}
 U_{DRV} &< U_{GS,max} \\
 U_i &< U_{DRV} - U_{GS,Miller}
 \end{aligned}
 \tag{3.3}$$

Tuttavia, alcuni problemi introdotti da tale tecnica di pilotaggio, e il grande utilizzo della linea a 12V per l'alimentazione dei VRMs, rende necessario il pilotaggio di M_1 con tecnologia bootstrap. Il circuito è mostrato in Fig. 3.6 nella pagina successiva. Rispetto al circuito per il pilotaggio di M_2 vengono aggiunti un condensatore di bootstrap C_{bst} ed un diodo D_1 . Il terminale di collettore del BJT PNP non è collegato a massa, ma al source del MOSFET da pilotare (etichetta PHASE). I due generatori di corrente sono sfruttati per implementare un semplice traslatore di livello (level-shifter), che si occupa di traslare il livello di tensione della logica di comando PWM_a ad un valore adatto per la polarizzazione dei due BJT. Il generatore di corrente I_3 è sempre attivo, e sostituisce la




Figura 3.6: Gate drivers semplificati per i MOSFET del convertitore buck sincrono.

resistenza di pull-up dei classici drivers, mentre il generatore comandato I_4 , quando attivo, assorbe la corrente del generatore I_3 e in più preleva corrente dalla base del BJT PNP. Il condensatore di bootstrap C_{bst} viene caricato, attraverso il diodo, quando M_2 è acceso e quindi il nodo PHASE è collegato a massa. Quando M_2 è spento, C_{bst} è l'unica fonte di energia per il driver, poichè il diodo in questa situazione è polarizzato inversamente. Il condensatore di bootstrap deve essere opportunamente dimensionato per mantenere ai suoi capi la tensione U_{DRV} per il tempo necessario. Una formula per il calcolo del valore minimo di C_{bst} è mostrata in (3.4), dove con I_Q si è indicata la corrente che il driver assorbe a riposo, mentre Q_G esprime il valore della carica di gate immagazzinata nel MOSFET ad una data U_{GS} .

$$C_{bst,min} = \frac{Q_G + I_Q t_{on,max}}{\Delta V_{DRV}} \quad (3.4)$$

Il circuiti di pilotaggio qui presentati sono solo delle semplificazioni di quelli reali. Nella realtà, difatti, le correnti dei traslatori di livello sono almeno un'ordine di grandezza inferiori a quelle utilizzate (15mA), poichè causano inutili dissipazioni di potenza. Nei traslatori di livello ad alta tensione si utilizza una tecnica chiamata pulsed latch, che utilizza brevi impulsi di corrente per fornire comandi di tipo ON-OFF, in questo modo si possono utilizzare correnti più elevate (maggiore immunità ai disturbi) senza compromettere l'efficienza del driver. Ancora, sono presenti più stadi buffer invece di un singolo stadio totem-pole come quello che è stato presentato.

La realizzazione circuitale completa dei drivers di Fig. 3.6 è mostrata in Fig. 3.7 nella pagina successiva, i generatori di corrente controllati sono stati implementati utilizzando specchi di corrente a BJT.




Figura 3.7: Gate drivers completi.

Capitolo 4

Multichannel Interleaving

4.1 Introduzione

La tecnica *Multichannel Interleaving* consiste nel collegare in parallelo più convertitori eguali tra loro, facendoli funzionare in maniera sequenziale piuttosto che contemporaneamente. In particolare, riguardo al convertitore buck, il collegamento in parallelo di più convertitori fa sì che i vari condensatori del filtro LC d'uscita si trovino in parallelo tra loro, e pertanto negli schemi elettrici sono sempre sostituiti da un condensatore equivalente. In Fig. 4.1 nella pagina seguente è mostrato un convertitore interleaved buck a due canali.

Un buona analogia utile alla comprensione dell'utilità di tale tecnica è il motore a combustione interna. Ogni convertitore può essere assimilato ad un cilindro; aumentando il numero dei cilindri di un motore si ottiene un funzionamento più fluido dello stesso (analogamente un minore ripple di corrente all'uscita), e in generale un sistema che risponde più prontamente alle sollecitazioni. Inoltre la potenza coinvolta in ogni cilindro è una frazione della potenza totale; questo permette di rendere più gestibile il sistema e fornire una superficie più ampia per la dissipazione del calore. L'intercalamento tra i vari segnali di comando si ottiene sfasando opportunamente i segnali portanti, come mostrato in Fig. 4.2 a pagina 39 per un convertitore interleaved buck a sei canali. Sono quindi necessari tanti modulatori PWM quanti i canali presenti nel convertitore; ogni modulatore ha una portante dedicata, mentre il segnale modulante, se viene utilizzata la retroazione di tensione come nel caso in esame, è condiviso. Il controllo ad anello chiuso tramite retroazione di corrente non viene considerato in questo documento.

Solitamente la topologia interleaved buck è realizzata utilizzando convertitori buck sincroni, a causa dei vantaggi introdotti da tali convertitori relativamente alla rapidità di commutazione e rendimento di conversione.

4.2 Frequenza di commutazione effettiva

I segnali PWM che pilotano i gate dei MOSFET superiori di ogni canale sono sfasati, rispetto ai segnali dei canali adiacenti, di un tempo T_s/n ; di conseguenza lo stesso accade ai segnali complementari che pilotano i MOSFET inferiori (talvolta chiamati synchronous switches, per ricordare che sostituiscono il diodo dei convertitori buck classici, e quindi sono regolati in funzione dello stato del “vero” interruttore controllato). Il risultato di questa particolare sequenza di comando consente di ottenere una frequenza di commutazione effettiva all'uscita del convertitore pari a n volte la frequenza di commutazione del singolo canale. Questa importante proprietà dei convertitori a più canali può essere




Figura 4.1: Convertitore interleaved buck a due canali.

ricavata in vari modi, sia analiticamente che mediante misure in laboratorio, può inoltre essere ipotizzata osservando semplicemente il ripple di corrente sul condensatore d'uscita. La determinazione per via analitica necessita di argomenti matematici molto complicati, quindi solitamente si preferisce, per dimostrare che la frequenza di commutazione effettiva è nf_s , la misura della funzione di trasferimento $G_{ud}(s)$, di seguito definita, in laboratorio. Tale misura si basa sul fatto che, nei modulatori PWM analogici, i segnali modulanti con frequenza uguale a f_s o suoi multipli non vengono rilevati, e quindi non modificano il duty cycle dell'onda rettangolare d'uscita. Ciò è dovuto al campionamento effettuato dal comparatore sul segnale modulante in ogni periodo di commutazione, il quale viene "fotografato" sempre sugli stessi punti: le intersezioni tra il segnale modulante e quello portante. Questo può essere notato osservando Fig. 4.3 a pagina 40 poichè, anche se la componente ondulatoria del segnale modulante è di elevato valore, le larghezze degli impulsi all'uscita del modulatore sono costanti, e dipendono solamente dal valore medio del segnale modulante (più in generale dipendono dalle componenti con frequenza $f \neq nf_s$, con $n = 1, \dots, \infty$).

Iniettando un segnale sinusoidale a frequenza variabile nell'anello di retroazione del convertitore, precisamente sommandolo al segnale modulante, e misurando la tensione d'uscita, è possibile tracciare mediante un analizzatore di impedenza i diagrammi del modulo e della fase della funzione di trasferimento $G_{ud} = U_o(s)/U_{test}(s)$. Il modulo di tale funzione di trasferimento si annulla alle frequenze mf_s , con $m = 1, \dots, \infty$, il primo annullamento corrisponde alla frequenza di commutazione d'uscita del convertitore, presente per i motivi sopra discussi. Nei convertitori a più canali, invece, gli annullamenti del modulo di $G_{ud}(s)$ avvengono a frequenze pari a nmf_s , con $m = 1, \dots, \infty$ e n il numero di canali del convertitore, dimostrando così la proprietà di tali convertitori riguardo la frequenza di commutazione d'uscita ($f_{out} = nf_s$).

4.3 Cancellazione del ripple di corrente all'uscita

Un'altro interessante fenomeno che caratterizza i convertitori multicanale è la *cancellazione del ripple di corrente* all'uscita del convertitore (*ripple cancellation*). Oltre alla diminuzione del ripple di tensione ai capi del condensatore d'uscita, dovuto alla maggiore frequenza della forma d'onda impressa in tale dispositivo, ogni qualvolta il duty cycle è




Figura 4.2: Segnali portanti sfasati tra loro in un convertitore interleaved buck a sei canali. La frequenza di commutazione di ogni canale è $f_s = 300\text{kHz}$ ($T_s = 3.3\mu\text{s}$), lo sfasamento tra le portanti di due canali adiacenti è $\Delta t = T_s/6 = 555.5\text{ns}$ ($\Delta\phi = 360^\circ/6 = 60^\circ$).

pari a $D = m/n$, $m = 1, \dots, n-1$, il ripple di corrente all'uscita del convertitore si annulla, in quanto la componente ondulatoria di corrente erogata da un canale è completamente assorbita dagli altri $n-1$ canali, e quindi non va ad interessare il condensatore di filtro (o il carico), come può essere dedotto osservando Fig. 4.4 nella pagina successiva. Bisogna tener presente, comunque, che anche se il ripple di corrente all'uscita è ridotto, o annullato, i ripple di corrente in ogni canale possono assumere un valore anche elevato, quindi l'aumento di prestazioni ottenuto grazie all'utilizzo della tecnica multichannel interleaving avviene a spese dell'efficienza del sistema di convertitori.

4.4 Utilizzo nei VRMs

L'inefficienza del convertitore buck a singolo canale nell'industria dei VRMs può essere compresa in modo qualitativo osservando i numerosi condensatori elettrolitici di filtro in Fig. 4.5 a pagina 41 necessari per rispettare le massime variazioni ammesse della tensione d'uscita.

Il convertitore interleaved buck non viene, generalmente, impiegato solamente per la riduzione del ripple di corrente all'uscita; con riferimento in particolare ai VRMs, tale scelta permette di utilizzare induttanze di *basso valore* in ogni canale. Nei convertitori buck a singolo canale questo comporta un forte aumento del ripple di corrente sul condensatore d'uscita, con pessime conseguenze sul ripple statico di tensione. Tali induttanze di basso valore migliorano la risposta ai transitori della corrente di carico, poichè riducono la quantità di carica che il condensatore d'uscita deve fornire nel corso di questi transitori. In Fig. 4.6 a pagina 41 è stata evidenziata con dei tratteggi la carica prelevata dal condensatore durante un transitorio in salita della corrente di carico. Ricordando la relazione che lega tensione, carica e capacità, $C = Q/U$, è chiaro che è desiderabile ridurre quanto più




Figura 4.3: La componente ondulatoria del segnale modulante con frequenza pari a quella del segnale portante viene campionata nei medesimi punti, quindi, anche se di valore elevato, non dà luogo a variazioni di duty cycle.




Figura 4.4: Cancellazione del ripple di corrente all'uscita di un convertitore interleaved buck a due canali, che avviene per $D = 1/2$. Dall'alto verso il basso: corrente nella prima induttanza di canale, corrente nella seconda induttanza di canale, corrente all'uscita del convertitore.

possibile tali *cariche sbilanciate* (*unbalanced charges*), a meno che non si voglia “puntare tutto” sui condensatori d'uscita e ottenere i risultati di Fig. 4.5 a fronte.

Normalmente, nei VRMs, lo slew rate della corrente di carico i_o è talmente elevato, rispetto a quello della corrente nell'induttanza i_L ($SR_{i_o} \gg SR_{i_L}$), che in alcuni calcoli può essere approssimato infinito. Questo corrisponde a considerare la rampa di corrente di carico mostrata in Fig. 4.6 nella pagina successiva alla stregua di un gradino di corrente, consentendo di semplificare il calcolo delle cariche sbilanciate come mostrato nell'equazione (4.1).

$$i = \frac{dQ}{dt} \Rightarrow Q = \int_T i(\zeta) d\zeta = \Delta I_o \cdot t_d + \frac{\Delta I_o \cdot t_r}{2} \quad (4.1)$$

Delle tre variabili che compaiono nell'equazione, si possono migliorare solamente i valori di t_d e t_r , dato che l'ampiezza della variazione della corrente di carico ΔI_o è determinata dal microprocessore da alimentare. Il tempo di ritardo t_d è composto da: ritardi nei drivers di gate, ritardi di accensione e spegnimento dei MOSFET, tempi di propagazione. Tuttavia, la componente che deteriora maggiormente il ritardo totale sono i ritardi di commutazione del modulatore PWM. In effetti, se una certa variazione positiva del segnale




Figura 4.5: Numerosi ed ingombranti condensatori elettrolitici del filtro LC l'uscita in un VRM a singolo canale.




Figura 4.6: Carica prelevata dal condensatore d'uscita durante un transitorio in salita della corrente di carico.

modulante avviene subito dopo il suo campionamento da parte del comparatore, è possibile che tale variazione venga rilevata solo nel successivo campionamento, che dista dal primo di un tempo T_s . Questo accade se il segnale modulante segue la rampa del dente di sega del segnale portante senza superarla. Nel caso di variazione negativa non si hanno ritardi apprezzabili, sempre nel caso venga utilizzata la modulazione PWM di tipo trailing edge; nella modulazione leading edge l'effetto è contrario. Pertanto, nel caso peggiore, è giustificata l'approssimazione $t_d \approx T_s = 1/f_s$. Dato che nei convertitori a n canali si ha $f_o = nf_s$, ne consegue che $t_d \approx 1/f_o = 1/nf_s$. In effetti, anche se una variazione del segnale modulante capita subito dopo il suo campionamento in un canale, il canale adiacente entra in gioco in un tempo T_s/n ; questo migliora le prestazioni del convertitore nei confronti del tempo di ritardo di un fattore n . Per quanto riguarda il tempo di salita t_r (precisamente il tempo di salita da 0% a 100%) della corrente nell'induttore, esso è calcolato dividendo l'ampiezza della variazione della corrente di carico ΔI_o per lo slew rate della corrente nell'induttore SR_{iL} . Graficamente lo slew rate SR_{iL} è la pendenza dell'ipotenusa del triangolo rettangolo non ombreggiato di Fig. 4.6; il calcolo dello slew rate si basa sulla determinazione della tensione netta applicata all'induttore durante i transitori della corrente di carico. Il procedimento è mostrato in (4.2).

$$U_{L,steady} = U_i D - U_o = U_i D - U_i D = 0$$

$$U_{L,dynamic} = U_i(D + \Delta D) - U_o = U_i(D + \Delta D) - U_i D = U_i \Delta D \quad (4.2)$$

$$u_L = L \frac{di_L}{dt} \Rightarrow SR_{iL} = \frac{di_L}{dt} = \frac{U_{L,dynamic}}{L} = \frac{U_i \Delta D}{L}$$

Dalla precedente equazione si può calcolare il tempo di salita come mostrato in (4.3).

$$t_r = \frac{\Delta I_o}{SR_{iL}} = \frac{\Delta I_o L}{U_i \Delta D} \quad (4.3)$$

Combinando le equazioni per il calcolo dei tempi di ritardo e di salita con la relazione $C = Q/U$ si ottiene una stima del valore minimo del condensatore d'uscita che garantisce una data variazione di tensione ΔU_o . Il calcolo di tale stima è mostrato in (4.4), dove si nota la dipendenza dalla variazione di duty cycle ΔD . Lo studio degli effetti che i termini ΔD e L hanno su tale calcolo sono alla base del concetto di *Induttanza Critica*, e saranno pertanto trattati separatamente e in maniera esauriente nel prossimo capitolo.

$$\begin{aligned} C_{out,min} &= \frac{Q_{unbalanced}}{\Delta U_o} = \frac{\Delta I_o \left(t_d + \frac{t_r}{2} \right)}{\Delta U_o} \\ &\approx \frac{\Delta I_o \left(\frac{1}{nf_s} + \frac{\Delta I_o L}{2U_i \Delta D} \right)}{\Delta U_o} \end{aligned} \quad (4.4)$$

4.5 Modello a piccoli segnali

Il modello a piccoli segnali del convertitore interleaved buck è cruciale per lo studio delle prestazioni dinamiche del sistema ad anello chiuso. Il modello a piccoli segnali è mostrato in Fig. 4.7a nella pagina successiva; per semplicità è stata omessa la parte relativa alla corrente assorbita all'ingresso del convertitore, inoltre si è supposta una tensione di alimentazione U_i costante, che pertanto non appare in tale modello, che è relativo alle sole grandezze di perturbazione.

Tale modello è alquanto complesso, dato che sono presenti tanti generatori di tensione controllati quanti sono i canali del convertitore. Tuttavia, come precedentemente introdotto, nel controllo ad anello chiuso con retroazione di tensione è presente un solo compensatore, quindi le perturbazioni di duty cycle $\hat{\delta}_1, \dots, \hat{\delta}_n$ possono essere considerate eguali ad un'unica perturbazione $\hat{\delta}$. Dato che le tensioni d'ingresso dei vari convertitori sono uguali e pari a U_i , per il teorema di sostituzione ora gli induttori di ogni canale si trovano in parallelo tra loro, si può quindi sostituire l'insieme di generatori e induttori con un unico generatore di tensione equivalente di valore $\hat{\delta}U_i$ con in serie un induttore equivalente il cui valore è calcolato in (4.5).

$$L_{eq} = \frac{1}{\sum_{i=1}^n \frac{1}{L_{ch,i}}} \quad (4.5)$$

Per ottenere un'equa condivisione della corrente di carico tra i vari canali deve essere verificata la condizione $L_{ch,1} = \dots = L_{ch,n}$; pertanto la precedente equazione si semplifica nella relazione $L_{eq} = L_{ch}/n$. Il modello così ottenuto, mostrato in Fig. 4.7b a fronte, è




Figura 4.7: Modelli relativi alle grandezze medie di un convertitore interleaved buck a quattro canali.

identico a quello del convertitore buck a singolo canale. Tali considerazioni permettono di trarre un'importante conclusione, qui di seguito enunciata.

Lo studio delle prestazioni dinamiche di un convertitore interleaved buck a n canali può essere eseguito sulla base del modello del convertitore buck a singolo canale, con induttanza equivalente $L_{eq} = L_{ch}/n$ e frequenza di commutazione $f_o = n f_s$; questo consente una notevole semplificazione dell'analisi ai piccoli segnali del sistema di convertitori, permettendo di "ereditare" le tecniche già conosciute, valide per i convertitori buck a singolo canale.

4.6 Condivisione della corrente di carico

La condivisione della corrente di carico (current sharing) è la capacità che possiede il sistema di convertitori di suddividere equamente la corrente di carico I_o in n correnti I_o/n fornite dai singoli canali; è un problema dei convertitori che utilizzano la tecnica multichannel interleaving che non compare nei classici convertitori a singolo canale. Come introdotto in [10], il problema della condivisione della corrente di carico in generale, a parte alcune applicazioni molto specifiche, è sempre stato associato alle centrali elettriche per la distribuzione dell'energia, e solo in tempi relativamente recenti ha interessato l'industria elettronica. Riguardo i convertitori DC-DC a commutazione, gli sbilanciamenti di corrente tra i vari canali sono causati dai parametri differenti che li caratterizzano. Questi includono tolleranze dei componenti, che in particolare causano valori di induttanza diversi in ogni canale, $L_{ch,1} \neq \dots \neq L_{ch,n}$. Inoltre le tolleranze dei MOSFET, agendo sui tempi di commutazione, causano duty cycle differenti, $D_1 \neq \dots \neq D_n$. Le differenze tra i duty cycle sono dovute anche all'impossibilità (risolta nella generazione digitale dei duty




Figura 4.8: Correnti nella prima e nella seconda induttanza di canale rappresentate nello stesso grafico. Condivisione della corrente di carico non implementata.

cycle) di avere a disposizione segnali portanti identici; queste differenze contribuiscono notevolmente allo sbilanciamento delle correnti nei vari canali.

In Fig. 4.8 sono mostrate le correnti $i_{L1}(t)$ e $i_{L2}(t)$ di un convertitore interleaved buck a due canali, funzionante con una corrente di carico costante pari a $20A$. Il valore dell'induttanza di canale è $L = 120nH$. Tuttavia, per studiare l'effetto delle tolleranze dei componenti, sono stati scelti come valori $L1 = L + 5\%L = 126nH$ e $L2 = L - 5\%L = 114nH$. Questo è il caso peggiore che possa capitare con componenti che presentano una tolleranza del 5%, poichè la differenza tra i due valori è la più ampia possibile. Si notano i risultati di tale differenza sui valori delle correnti rappresentati in figura. L'ampiezza picco picco della corrente nel primo canale è $\Delta I_{L1} = 25A$, mentre nel secondo canale è $\Delta I_{L2} = 27A$. Queste variazioni non hanno un effetto considerevole sulle prestazioni del convertitore; tuttavia le correnti medie nelle due induttanze sono pari a $I_{L1} = 14.2A$ e $I_{L2} = 6.19A$. Dato che la tensione d'uscita è la stessa per i due canali, ne consegue che il primo canale fornisce il 69.6% della potenza d'uscita, mentre il secondo canale solo il 30.4%. La necessità di garantire la condivisione della corrente tra i vari canali è evidente.

La chiave per ottenere un'equa condivisione della corrente di carico è la retroazione negativa, la quale può essere implementata in svariati modi. Negli amplificatori lineari, ad esempio, si introduce una resistenza di emettitore o di source per far fronte alle variazioni delle tensioni di soglia U_{BE} o U_{GS} nei BJT e MOSFET collegati in parallelo tra loro, come mostrato in Fig. 4.9 a fronte.

Tale tecnica, denominata *emitter degeneration* riferendosi ai BJT, introduce una retroazione negativa che tende, se opportunamente dimensionata, a distribuire equamente la corrente di carico (emettitore o source) tra i vari dispositivi. Ovviamente, questo avviene a spese di una più o meno piccola potenza dissipata nelle resistenze che sono state introdotte nel circuito. Nei convertitori DC-DC a commutazione, dove si intende ridurre al minimo le perdite, tale tecnica non è spesso adottata e si preferisce, per distribuire in modo adeguato la corrente di carico tra i vari canali, regolare separatamente i vari duty cycle nell'intorno del duty cycle condiviso D . Per calcolare le variazioni che è necessario introdurre occorre disporre della misura in tempo reale della corrente di ogni canale. Le modalità con cui vengono effettuate tali misure si suddividono in due categorie: *lossy* e *lossless*. Nelle misure di tipo *lossy* viene introdotta una resistenza di piccolo valore e bassa tolleranza in serie all'induttore in ogni canale, come mostrato in Fig. 4.10a a pagina 46. Attraverso la misura della differenza di potenziale ai capi di tale resistenza si ottiene una tensione proporzionale alla corrente che in essa circola. Tale misura può essere effettuata





Figura 4.9: Collegamento in parallelo di BJT e MOSFET negli amplificatori lineari.

per mezzo di un *INA* (*Instrumentation Amplifier, Amplificatore da Strumentazione*); tuttavia, dato il valore molto basso della resistenza di shunt, il disadattamento di impedenza è assicurato anche senza i due stadi buffer degli INAs, e la misura può essere effettuata tranquillamente con un semplice amplificatore differenziale, come mostrato in Fig. 4.10b nella pagina seguente.


Nelle misure lossless non vengono introdotte resistenze di shunt, e si sfruttano le componenti parassite dei componenti, solitamente la $R_{DS,on}$ del MOSFET inferiore, poichè il terminale di source di tale dispositivo è riferito a massa, e quindi non è necessario utilizzare un amplificatore differenziale. Benchè questo tipo di tecnica non introduca ulteriori perdite, le tolleranze dei dispositivi non permettono una misura molto accurata della corrente di canale. Recentemente l'impiego di induttori costruiti con tecnologia planare, ovvero con le spire costituite dalle piste del circuito stampato, ha consentito di misurare le correnti di canale con precisione rilevando la tensione ai capi di tali induttori e separando la tensione dovuta alla componente resistiva R_{DCR} dell'induttore da quella dovuta alle commutazioni.

La condivisione della corrente di carico tra i canali si ottiene condizionando opportunamente il segnale $R_{shunt} \cdot i_{ch}(t)$ e sottraendo il segnale ottenuto al segnale modulante all'uscita del compensatore (condiviso tra i vari canali). I risultati dell'implementazione di tale tecnica sono mostrati in Fig. 4.11 a pagina 47.

Anche con una sostanziale differenza tra i valori delle induttanze di canale, l'implementazione sopra descritta ha permesso di ottenere una condivisione della corrente di carico ottimale; infatti la variazione picco picco della corrente delle induttanze è uguale e pari a $\Delta I_L = 26A$, e la corrente media in ogni induttanza è $I_L = 10.2A$. Questo significa che ognuno dei due canali del convertitore contribuisce per il 50% alla potenza totale d'uscita.



(a) Resistenze di shunt e punti di misura delle tensioni.



(b) Amplificatore differenziale realizzato con amplificatore operazionale.

Figura 4.10: Misura della corrente negli induttori di canale per mezzo di resistenze di shunt e amplificatori differenziali.




Figura 4.11: Correnti nella prima e nella seconda induttanza di canale rappresentate nello stesso grafico. Condivisione della corrente di carico implementata tramite misura lossy.

Capitolo 5

L'Induttanza Critica

5.1 Introduzione

In questo capitolo verrà studiato in maniera approfondita il concetto di *Induttanza Critica*. La discussione inizia con la presentazione di due classici design per l'induttanza di filtro: il design *CCM* e il design *QSW*. Benchè la sigla *CCM* denoti il funzionamento in modalità di conduzione continua nei convertitori buck classici (interruttore controllato e diodo), in questo contesto tale sigla viene utilizzata per identificare quel particolare design del valore dell'induttanza che garantisce un ripple di corrente picco picco nell'induttore pari a circa il 20% del suo valore medio ($\Delta I_{L,pp} \approx 0.2I_L$). Il design *QSW*, invece, prevede che a pieno carico il ripple picco picco della corrente nell'induttore sia pari almeno al doppio del suo valore medio ($\Delta I_{L,pp} = 2I_L$). Dopo aver introdotto alcuni esempi, utilizzando prima il concetto di induttanza *CCM*, e poi quello di induttanza *QSW*, i due design saranno messi a confronto, analizzandone pregi e difetti. Verranno introdotti dei valori di induttanza ottimizzati per la singola (step-up o step-down) risposta al transitorio, le induttanze critiche, ottenendo così due valori differenti. Verrà studiato l'effetto che tali scelte hanno sul funzionamento globale del VRM, giungendo alla conclusione che il valore di induttanza da utilizzare è il minore tra i due precedentemente calcolati. Per dimostrare la buona efficienza di conversione del design con induttanza critica, sarà studiato il rapporto $L_{CI,min,ch}/L_{QSW,ch}$, suggerendo dei metodi per alzarne il valore. Infine i vari design, *QSW*, *CI* e *CCM*, saranno messi a confronto applicandoli a VRMs a due, quattro e sei canali; i dati ottenuti mediante le simulazioni saranno riuniti in alcune tabelle riassuntive.

5.2 Impostazione dell'ambiente di simulazione

5.2.1 Il software di simulazione LTspice IV

Le simulazioni presentate in questo capitolo sono state effettuate mediante il software freeware *LTspice IV* della *Linear Technology*. Tale software comprende un ambiente grafico, con il quale sono stati disegnati tutti gli schemi elettrici di questa tesi, e di un motore *SPICE* (*Simulation Program with Integrated Circuit Emphasis*). Spice fu inizialmente progettato, come suggerisce il nome, per la simulazione di circuiti integrati, dati i costi molto elevati per la creazione di prototipi; successivamente ne venne ampliato l'utilizzo ad una grande varietà di circuiti. Benchè nel Capitolo 2 di questo documento sia stato messo in evidenza il fatto che il modello a piccoli segnali può essere simulato in tempi molto brevi, è stato scelto di operare a livello commutazione, cioè facendo eseguire al simulatore ogni singola commutazione dei dispositivi in maniera dettagliata. Questo consente uno

studio più approfondito del comportamento dei convertitori DC-DC, consentendone inoltre la corretta analisi ai grandi segnali, come ad esempio potrebbe essere una variazione a gradino della corrente di carico da 0% a 100%. Dato l'elevato numero di componenti che costituiscono i VRMs, un software SPICE non con licenza scolastica non sarebbe stato sufficiente per eseguire tutte le simulazioni, dato che solitamente il numero di componenti massimo per questo tipo di licenza è assai limitato. LTspice IV, essendo freeware, non ha limitazioni di alcun genere, e l'unico punto negativo consiste nella relativamente scarsa scelta di componenti, perlopiù costituita da quelli della casa Linear Technology. Tuttavia, la possibilità di inserire manualmente i modelli dei dispositivi di interesse e la presenza di alcune librerie di componenti create da terzi, nel corso degli anni hanno reso LTspice IV un ottimo simulatore.

5.2.2 Riduzione dei tempi di simulazione

La scelta di simulare i circuiti a livello commutazione ha reso necessaria l'eliminazione dei circuiti di protezione, dei drivers, e dei generatori di portante, e la loro sostituzione con circuiti non realizzabili in pratica, ma che presentano solo componenti essenziali, utili ad abbreviare significativamente i tempi di simulazione. Ad esempio, i gate drivers dei MOSFET sono stati realizzati con amplificatori operazionali capaci di erogare 10A, consentendo così di eliminare gli stadi totem pole a BJT, ogni stadio pilota dei MOSFET superiori ha un riferimento dedicato, è stato così possibile eliminare la circuiteria per il pilotaggio con tecnica bootstrap. Inoltre, i generatori di onda portante a dente di sega sono stati realizzati con dei semplici generatori di impulso, sfruttando il fatto che il simulatore permette di specificare i tempi di salita e di discesa della rampa di tensione presente tra i due livelli logici. I circuiti per l'implementazione del tempo morto sono stati omessi, poichè non è possibile danneggiare i componenti virtuali nelle simulazioni. Grazie a queste semplificazioni i tempi di simulazione sono stati notevolmente ridotti, infatti la simulazione del VRM a sei canali inizialmente richiedeva tempi dell'ordine di un'ora, ridotti dopo l'ottimizzazione a circa dieci minuti; è stato utilizzato un notebook con CPU *Intel Core 2 Duo T6400*.

5.2.3 Specifiche dei VRMs utilizzate

Al fine di ottenere un confronto veritiero tra i diversi valori di induttanza, i rimanenti componenti dei VRMs devono essere gli stessi per le varie simulazioni. Inoltre, la larghezza di banda di controllo BW_c deve rimanere costante per diversi valori di induttanza, pertanto i componenti del compensatore vanno ricalcolati ad ogni nuova simulazione, il che giustifica la creazione del mini software di calcolo presentato nel Capitolo 2. Sebbene nella realtà le specifiche sulle variazioni di tensione massime vadano sempre rispettate, questo non consentirebbe un buon confronto tra le diverse scelte del valore di induttanza, pertanto è stato scelto un unico condensatore equivalente d'uscita di valore $C = 1000\mu\text{F}$ con una resistenza equivalente serie di valore $R_{ESR} = 500\mu\Omega$. Nel circuito reale questo condensatore è realizzato collegando in parallelo un numero più o meno elevato di condensatori di capacità inferiore, poichè questa tecnica consente di ridurre la ESR equivalente. Questo significa che, solitamente, un banco di n condensatori di capacità C ha prestazioni migliori di quelle di un unico condensatore di capacità nC . Il calcolo dei parametri equivalenti del collegamento in parallelo di n condensatori è mostrato in (5.1).

$$\begin{aligned}
Z_C(s) &= R_{ESR} + \frac{1}{sC} + sL_{ESL} \\
Z_{eq}(s) &= \frac{1}{\sum_{i=1}^n Z_C(s)} = \frac{Z_C(s)}{n} = \frac{R_{ESR}}{n} + \frac{1}{snC} + \frac{sL_{ESL}}{n} \\
R_{ESR,eq} &= \frac{R_{ESR}}{n} \quad C_{eq} = nC \quad L_{ESL,eq} = \frac{L_{ESL}}{n}
\end{aligned} \tag{5.1}$$

Per effettuare delle simulazioni che rispecchino al meglio le situazioni reali, senza al contempo complicare il progetto dei VRMs, sono stati scelti i seguenti parametri, che corrispondono ai requisiti di un microprocessore di media potenza.

- Tensione d'ingresso del VRM $U_i = 12V$. Questa è una pratica comune nei VRMs attuali, poichè le correnti sono inferiori rispetto a quelle che si avrebbero utilizzando la linea a 5V. Il generatore di tensione è ideale, non sono presenti variazioni dovute alla corrente assorbita dal VRM.
- Tensione d'uscita $U_o = 1.2V$, tipica tensione di alimentazione di un microprocessore per computer desktop attuale. Il rapporto di conversione risulta $M = 1/10$, e quindi il duty cycle a regime (steady state) è $D = 1/10$ se non vengono considerate le perdite.
- Corrente d'uscita a riposo $I_{o,idle} = 20A$.
- Corrente d'uscita a pieno carico $I_{o,full} = 70A$. L'ampiezza del gradino di corrente risulta $\Delta I_o = 50A$.
- La frequenza di commutazione dei MOSFET di ogni canale è $f_s = 300kHz$.
- Il rapporto tra la frequenza di commutazione effettiva $f_{out} = nf_s$ e la larghezza di banda di controllo BW_c è 6 ($f_{out}/BW_c = 6$).

Le simulazioni saranno dapprima eseguite solo su VRMs a due canali; questa scelta non è dovuta alla più semplice realizzazione di un VRM con soli due canali, bensì al fatto che essa permette di evidenziare le differenze tra i tre design dell'induttanza di filtro. Come sarà discusso nel corso del capitolo, infatti, il rapporto tra le induttanze dei design CI e QSW è inversamente proporzionale al numero di canali del VRM. Successivamente verranno forniti i dati relativi a VRMs a quattro e a sei canali, per permettere di fare alcune considerazioni riguardanti il numero di canali del convertitore.

5.2.4 Implementazione del carico commutato

L'implementazione del carico dei VRMs è stata realizzata con due resistori, uno dei quali viene collegato e scollegato dall'uscita del VRM per studiare le risposte ai transitori, come mostrato in Fig. 5.1 nella pagina seguente.

Il microprocessore è un tipico esempio di carico che assorbe una corrente indipendente dalla tensione di alimentazione; tuttavia, è stato utilizzato un carico resistivo in quanto, date le variazioni di tensione d'uscita ammesse molto ridotte ($\Delta U_o \ll U_o$), si è supposto che la corrente assorbita sia approssimativamente costante. Un confronto tra la forma d'onda della tensione d'uscita in condizioni transitorie che si ha utilizzando un carico




Figura 5.1: Implementazione del carico commutato mediante due resistori ed un MOSFET.

resistivo, e la forma d'onda presente utilizzando un generatore di corrente ideale come carico, ha confermato la validità di tale ipotesi. Il MOSFET che collega la resistenza R_{LOAD2} alla massa di riferimento è stato opportunamente pilotato, per rendere valida l'ipotesi di variazione a gradino della corrente di carico. I valori delle due resistenze sono calcolati in (5.2), dove è stato tenuto conto anche del valore di resistenza tra drain e source del MOSFET in conduzione, pari a $R_{DS,on} = 2\text{m}\Omega$.

$$\begin{aligned}
 R_{LOAD1} &= \frac{U_o}{I_{o,idle}} = \frac{1.2\text{V}}{20\text{A}} = 60\text{m}\Omega \\
 R_{LOAD2} &= \frac{U_o}{\Delta I_o} - R_{DS,on} = \frac{1.2\text{V}}{50\text{A}} - 2\text{m}\Omega = 22\text{m}\Omega
 \end{aligned}
 \tag{5.2}$$

La durata complessiva della simulazione è stata scelta di $t_{sim} = 600\mu\text{s}$, dei quali sono visualizzati graficamente solamente gli ultimi $150\mu\text{s}$, dal tempo $t_{rec} = 450\mu\text{s}$ in poi, per permettere al circuito di stabilizzare la tensione d'uscita una volta acceso. Osservando la sovratensione della tensione d'uscita all'accensione del convertitore, è chiara la necessità di utilizzare un circuito di soft start, per non danneggiare irrimediabilmente il microprocessore in situazioni reali. Il secondo resistore di carico viene collegato al tempo $t_{step-up} = 500\mu\text{s}$, e scollegato $50\mu\text{s}$ dopo, al tempo $t_{step-down} = 550\mu\text{s}$. Nei grafici il tempo t_{rec} corrisponde al valore $0\mu\text{s}$. Nel caso di misure di laboratorio potrebbe essere più agevole pilotare il MOSFET che commuta il carico mediante un multivibratore astabile, a meno che non si disponga di un oscilloscopio con memoria. In questo modo è possibile visualizzare in tempo reale le risposte del VRM ai transitori della corrente di carico.

I grafici di una data grandezza sono stati “forzati” ad avere la stessa scala; in questo modo il lettore può integrare la comprensione della spiegazione con l'osservazione degli effetti che le modifiche appena apportate hanno sul funzionamento del convertitore.

5.3 Il design CCM dell'induttanza di filtro

5.3.1 Dimensionamento del valore di induttanza

La prima simulazione di un VRM a due canali è eseguita utilizzando il design CCM dell'induttanza di filtro. Nei progetti tradizionali dei buck, sia a singolo canale che in interleaving, il primo componente che viene dimensionato è l'induttanza di filtro. Generalmente si seleziona un valore di induttanza tale che il ripple di corrente picco picco sia pari a circa il 10% ÷ 20% del valore medio di corrente che circola nell'induttore. Dalle considerazioni esposte nel Capitolo 2 si trova il valore di induttanza che causa un certo ripple di corrente picco picco $\Delta I_{L,pp}$, come mostrato in (5.3).

$$L = \frac{(U_i - U_o)D}{\Delta I_{L,pp} f_s} = \frac{U_i D(1 - D)}{\Delta I_{L,pp} f_s} \quad (5.3)$$

Imponendo la condizione $\Delta I_{L,pp} = 0.2 I_L$, si ottiene il valore di induttanza per ogni canale, supponendo che le correnti in ogni canale siano ben bilanciate ed eguali a I_o/n , $I_o \in [I_{o,idle}, I_{o,full}]$, come mostrato nell'equazione (5.4).

$$L_{CCM,ch} = \frac{U_i D(1 - D)}{0.2 \frac{I_{o,full}}{n} f_s} \quad (5.4)$$

Nel caso di VRM a due canali con le specifiche imposte precedentemente si ottiene il valore di induttanza di canale mostrato in (5.5).

$$L_{CCM,ch} = \frac{12V \cdot 0.1 \cdot (1 - 0.1)}{0.2 \cdot \frac{70A}{2} \cdot 3 \cdot 10^5 \text{Hz}} \approx 514 \text{nH} \quad (5.5)$$

Si nota che il valore dell'induttanza di filtro è dell'ordine delle centinaia di nanohenry, un valore piuttosto ridotto rispetto a quelli normalmente utilizzati. Tali induttori vengono denominati *High-Current Inductors*, e sono spesso realizzati con tecnologia *SMT* (*Surface Mount Technology*), oppure con tecnologia planare. Dopo aver dimensionato il compensatore, utilizzando il valore di induttanza $L_{eq} = L/n$ e la frequenza di commutazione effettiva $f_{out} = n f_s$, si ottengono i risultati mostrati in Fig. 5.2 a pagina 55, dove vengono mostrate la tensione d'uscita $u_o(t)$, la tensione modulante $u_m(t)$ e la corrente nella prima induttanza di filtro $i_{L1}(t)$.

5.3.2 Analisi dei dati di simulazione

Dai grafici di Fig. 5.2 a pagina 55 si possono ottenere numerose informazioni riguardanti il design CCM. Il ripple di corrente sul condensatore d'uscita, grazie agli alti valori di induttanza, è ridotto, e quindi anche il ripple della tensione d'uscita è molto contenuto. Le risposte ai transitori sono asimmetriche, come spesso accade nei convertitori convenzionali, a meno che il duty cycle non sia pari a $D = 1/2$. Si osservi ora il segnale modulante $u_m(t)$, che è direttamente collegato al duty cycle dalla relazione $D = u_m(t)/U_{c,pp}$, quindi nel caso in esame $u_m(t) = 10D$ (poichè $U_{c,pp} = 10V$). Si nota che l'ampia variazione di $u_m(t)$ durante il transitorio in salita della corrente di carico consente al VRM di rispondere in maniera adeguata al gradino di corrente; questo è deducibile anche dall'elevato slew rate della corrente $i_{L1}(t)$ presente durante tale transitorio. Durante il transitorio in discesa della corrente di carico, invece, la variazione *utile* di $u_m(t)$ è ridotta, in effetti il range delle ordinate del grafico è stato intenzionalmente limitato all'intervallo $[0V, 10V]$, dato che al di fuori di tale intervallo il duty cycle risulta *saturo*. Questo significa che, anche

se il compensatore tenta di forzare il sistema a rispondere più rapidamente, quest'ultimo sta già lavorando al massimo delle proprie capacità. Questa forte limitazione riduce lo slew rate della corrente $i_{L1}(t)$ durante il transitorio in discesa della corrente di carico, e, di conseguenza, gli sbilanciamenti di carica, il cui concetto è stato introdotto nello scorso capitolo, sono elevati; la tensione d'uscita $u_o(t)$, durante il transitorio in discesa, presenta una variazione piuttosto elevata, causata dal limitato slew rate della corrente $i_{L1}(t)$.

Si supponga di disporre di una piena regolazione del duty cycle, cioè $D_{min} = 0$ e $D_{max} = 1$; quando il duty cycle è saturo gli interruttori non commutano, e la tensione all'uscita dell'unità switching è 0V, nel caso sia $D = D_{min}$, oppure U_i , nel caso sia $D = D_{max}$. Questo particolare comportamento può essere intuito osservando la forma d'onda di $u_o(t)$ nel corso della saturazione, dato che essa è priva dei ripple statici di tensione dovuti all'azione commutante dei dispositivi. Il modello a piccoli segnali del convertitore DC-DC buck può essere utilizzato anche per lo studio dei grandi segnali, tuttavia quando il duty cycle è saturo questa considerazione non è più valida.

Dallo studio appena effettuato sulle forme d'onda di $u_o(t)$, $u_m(t)$ e $i_{L1}(t)$, si evince che lo slew rate della corrente nelle induttanze di filtro, quando il duty cycle non è saturo, è limitato dalla larghezza di banda di controllo BW_c ; quando il duty cycle è saturo, invece, lo slew rate è limitato dal valore dell'induttanza di filtro. L'elevato valore dell'induttanza di filtro impedisce al convertitore con design CCM di rispondere rapidamente ad una delle due variazioni della corrente di carico.

5.4 Il design QSW dell'induttanza di filtro

5.4.1 Dimensionamento del valore di induttanza

Il design Quasi Square Wave (QSW) dell'induttanza di filtro è stato introdotto dal *Center for Power Electronics Systems (CPES)* [11], per aumentare la rapidità di risposta dei convertitori interleaved buck alle variazioni della corrente di carico. Nei convertitori QSW il valore di induttanza di filtro è scelto in modo tale che, a pieno carico, il ripple picco picco della corrente negli induttori sia pari almeno al doppio del suo valore medio. Imponendo la condizione $\Delta I_{L,pp} = 2I_L$ nell'equazione (5.3) si ottiene il valore di induttanza di canale mostrato in (5.6).

$$L_{QSW,ch} = \frac{U_i D(1-D)}{2 \frac{I_{o,full}}{n} f_s} \quad (5.6)$$

Nel caso di VRM a due canali con le specifiche imposte precedentemente si ottiene il valore di induttanza di canale mostrato in (5.7).

$$L_{QSW,ch} = \frac{12V \cdot 0.1 \cdot (1-0.1)}{2 \cdot \frac{70A}{2} \cdot 3 \cdot 10^5 Hz} \approx 51.4nH \quad (5.7)$$

5.4.2 Analisi dei dati di simulazione

Dalle forme d'onda di Fig. 5.3 a pagina 57 si nota che il principale svantaggio del design QSW è il forte ripple statico di tensione presente all'uscita. Tuttavia, la significativa diminuzione del valore di induttanza rispetto al design CCM ha portato notevoli benefici alla capacità di risposta del convertitore alle variazioni della corrente di carico. Le risposte ai transitori sono simmetriche, indice di un più corretto utilizzo della tecnica di retroazione.




(a) $u_o(t)$ (b) $u_m(t)$ (c) $i_{L1}(t)$

Figura 5.2: Prestazioni di un VRM a due canali con design CCM dell'induttanza di filtro.

Osservando la tensione modulante, si nota che essa non raggiunge mai i valori limite del grafico, e quindi il duty cycle non risulta saturo in nessuna delle due risposte ai transitori.

La corrente nel primo induttore di filtro $i_{L1}(t)$, così come le altre correnti di canale, possiede una forte componente ondulatoria, che aumenta il valore efficace (RMS) della corrente che devono sostenere i MOSFET e gli induttori di filtro, causando perdite di conduzione maggiori rispetto al design CCM. Inoltre, il valore di picco della corrente causa perdite di commutazione notevoli allo spegnimento del MOSFET superiore, anche se l'accensione del MOSFET inferiore avviene a corrente nulla (*ZCS - Zero Current Switching*). Se i valori del tempo morto e della corrente negli induttori sono sufficientemente elevati per scaricare le due capacità d'uscita dei MOSFET, i diodi di body entrano in conduzione prima del comando di chiusura del MOSFET a cui appartengono, che di conseguenza si chiude con la sola $U_{DS} = -U_{body-diode}$, e quindi circa a tensione nulla (*ZVS - Zero Voltage Switching*). Anche se, nel caso migliore, tre dei quattro tipi di commutazione nel design QSW utilizzano la tecnica soft-switching, l'elevato ripple di corrente causa considerevoli perdite di conduzione nelle resistenze ACR degli induttori, abbassando l'efficienza del design QSW a livelli che possono risultare al di sotto di quelli del design CCM.

Gli slew rate della corrente $i_{L1}(t)$ sono in modulo uguali, anche se da Fig. 5.3 a fronte non è facile notarlo, e limitati dalla larghezza di banda di controllo BW_c . Questo implica che le variazioni della tensione d'uscita non sono più dipendenti dal valore di induttanza come accade, invece, nel caso il duty cycle sia saturo, ma dipendono solamente dalla frequenza di attraversamento a 0dB del guadagno d'anello, che in questa tesi è stata assunta approssimativamente uguale alla larghezza di banda di controllo BW_c .

5.5 Analisi dello slew rate della corrente nell'induttore

5.5.1 Introduzione


Dopo aver analizzato i design CCM e QSW dell'induttanza di filtro, viene studiato un valore intermedio tra i due progetti di induttanza, che possa in qualche modo rendere più efficace il convertitore, in termini sia di efficienza, sia di velocità di risposta. In effetti, il rapporto tra i valori di induttanza CCM e QSW è piuttosto elevato ($L_{CCM,ch}/L_{QSW,ch} = 10$); tanto il design CCM quanto il design QSW danno dei valori "estremi" di induttanza di filtro, e in ogni caso tali design non tengono conto delle variazioni della corrente di carico. Infine, è possibile valutare le prestazioni solamente dopo avere dimensionato il convertitore. Per giungere ad un valore di induttanza che sia un compromesso tra i due design studiati, bisogna dapprima ricavare le espressioni dello slew rate della corrente negli induttori, sia nel caso in cui il duty cycle venga saturato sia nel caso in cui ciò non avvenga.

5.5.2 Caso I - Duty Cycle saturo


Nei casi in cui il duty cycle è saturo, lo slew rate della corrente può essere calcolato agevolmente utilizzando l'equazione differenziale che lega tensione e corrente di un induttore, come mostrato in (5.8).

$$u_L = L \frac{di_L}{dt} \Rightarrow SR_{iL} = \left. \frac{di_L}{dt} \right|_{avg} = \frac{U_i \Delta D}{L} \quad (5.8)$$


Tale relazione è sempre valida, tuttavia la determinazione del termine ΔD non è immediata per il caso del duty cycle non saturo; lo è, invece, se il duty cycle è saturo, in quanto in questi casi è sufficiente porre la condizione $\Delta D = \Delta D_{max}$, ottenendo così la coppia di equazioni mostrate in (5.9).



(a) $u_o(t)$



(b) $u_m(t)$



(c) $i_{L1}(t)$

Figura 5.3: Prestazioni di un VRM a due canali con design QSW dell'induttanza di filtro.




Figura 5.4: Circuito LC con l'aggiunta della resistenza equivalente dell'induttore, r_L , e quella del condensatore, r_C .

$$\begin{aligned} \text{SR}_{iL,up} &= \frac{U_i \Delta D_{max,up}}{L} = \frac{U_i (D_{max} - D)}{L} \\ \text{SR}_{iL,down} &= \frac{U_i \Delta D_{max,down}}{L} = -\frac{U_i (D - D_{min})}{L} \end{aligned} \quad (5.9)$$

Nel caso in cui $D_{min} = 0$ e $D_{max} = 1$ le precedenti equazioni si semplificano in quelle mostrate in (5.10).

$$\begin{aligned} \text{SR}_{iL,up} &= \frac{U_i \Delta D_{max,up}}{L} = \frac{U_i (1 - D)}{L} \\ \text{SR}_{iL,down} &= \frac{U_i \Delta D_{min,down}}{L} = -\frac{U_i D}{L} \end{aligned} \quad (5.10)$$

5.5.3 Caso II - Duty Cycle non saturo

La determinazione dello slew rate della corrente nell'induttore nel caso il duty cycle non sia saturo è più complessa dell'espressione della sottosezione precedente. Dato che in tale caso il modello a piccoli segnali resta valido anche ai grandi segnali, si calcola la funzione di trasferimento $G_{ii}(s)$, che permette di ricavare quanto bene la corrente nell'induttore $i_L(t)$ riesce a seguire le variazioni della corrente d'uscita $i_o(t)$. Come modello di filtro LC è stato selezionato, tra quelli presentati nell'Appendice A, quello comprendente le resistenze serie di induttore e condensatore, riportato in Fig. 5.4.

Il procedimento per il calcolo della funzione di trasferimento $G_{ii}(s)$ è mostrato in (5.11), utilizzando la regola del partitore di corrente; si nota che la funzione di trasferimento tra le correnti $i_o(t)$ e $i_L(t)$ coincide con quella tra le tensioni $u_i(t)$ e $u_o(t)$, ovvero $G_{ii}(s) \equiv H_e(s)$.

$$G_{ii}(s) = \frac{\mathcal{L}(i_L(t))}{\mathcal{L}(i_o(t))} = \frac{Z_2(s)}{Z_1(s) + Z_2(s)} \equiv H_e(s) \quad (5.11)$$

Tale funzione di trasferimento, i cui diagrammi di Bode sono riportati in Fig. 5.5a a pagina 60, descrive il comportamento della corrente nell'induttore ad anello aperto. La risposta ad un gradino di corrente è la tipica risposta di un sistema del secondo ordine sottosmorzato ($|\xi| < 1$). La particolare disposizione degli zeri e dei poli della funzione di trasferimento del compensatore fanno sì che i poli del filtro LC vengano spostati, dalla frequenza di risonanza $f_o = 1/2\pi\sqrt{LC}$, alla frequenza di attraversamento del guadagno

d'anello f_c . Questo è dimostrato dal calcolo mediante *MATLAB* della funzione di trasferimento ad anello chiuso, i cui diagrammi di Bode sono mostrati in Fig. 5.5b nella pagina successiva.

Lo spostamento dei poli da f_o a f_c permette al sistema ad anello chiuso di rispondere molto più rapidamente alle variazioni della corrente di carico, in effetti il tempo di salita è molto ridotto nel sistema ad anello chiuso, rispetto a quello ad anello aperto, come si può osservare in Fig. 5.6 a pagina 61. Si ricorda che questo è un comportamento legato al modello a piccoli segnali, e quindi non è quello che accade quando il duty cycle è saturo.

In un sistema del secondo ordine non smorzato ($\xi = 0$), il tempo di salita t_r da 0% a 100% del valore finale è pari a $1/4$ del periodo di risonanza; nella risposta al gradino di tale sistema, infatti, compare solo il termine coseno, come mostrato nell'equazione (5.12), dove il gradino di corrente di ampiezza ΔI_o ha luogo all'istante t_0 .

$$i_L(t) = i_L(t_0) + \Delta I_o [1 - \cos(2\pi f_o(t - t_0))] \quad (5.12)$$

Nel caso di sistemi leggermente smorzati ($\xi \rightarrow 0$) il tempo di salita aumenta leggermente, ma può comunque essere approssimato al valore $t_r = T_o/4 = 1/4f_o$ se il coefficiente di smorzamento ξ è sufficientemente piccolo ($\xi \ll 1$), come dimostrato dagli esempi in Fig. 5.7 a pagina 62.

Dalle precedenti considerazioni si arriva al calcolo dello slew rate nell'induttore mostrato in (5.13).

$$SR_{iL} = \left. \frac{di_L}{dt} \right|_{avg} \approx \frac{\Delta I_o}{t_r} = 4\Delta I_o f_c = 4\Delta I_o BW_c \quad (5.13)$$


5.6 Il concetto di Induttanza Critica

5.6.1 Introduzione


Nella sezione precedente sono state ricavate due equazioni per il calcolo dello slew rate nell'induttore SR_{iL} , una valida nel caso non venga saturato il duty cycle, mentre l'altra è valida nel caso il duty cycle sia saturo. Eguagliando lo slew rate ottenuto dalla relazione (5.8), che ha validità generale, a quello dell'equazione (5.13), valida nel caso il duty cycle non venga saturato, si ottiene l'incremento di duty cycle ΔD mostrato in (5.14).

$$\Delta D = \frac{4\Delta I_o BW_c L}{U_i} \quad (5.14)$$

Tale variabile esprime l'incremento di duty cycle necessario per far fronte ad una certa variazione a gradino della corrente di carico di ampiezza ΔI_o , ed è proporzionale al valore di induttanza L ($\Delta D \propto L$). In effetti, nello studio del design CCM, si è notata la saturazione del duty cycle causata dal limitato valore di $\Delta D_{max,down}$, mentre nel design QSW, dove l'induttanza è pari a $L_{QSW} = L_{CCM}/10$, l'incremento del segnale modulante è abbastanza contenuto da non portare alla saturazione il duty cycle. Per comprendere il diverso incremento di duty cycle dei due design, bisogna tenere a mente che la larghezza di banda di controllo è la stessa, mentre la frequenza dei doppi poli dei due filtri è diversa, ed in particolare è $f_{o,CCM} < f_{o,QSW}$. Rispetto al design QSW, il compensatore del convertitore con design CCM necessita di un maggior guadagno per riuscire a raggiungere una data frequenza di attraversamento f_c del guadagno d'anello, e quindi una certa larghezza di banda di controllo BW_c . Di conseguenza, per una certa variazione della corrente di carico, l'ampiezza del segnale modulante $u_m(t)$ del compensatore CCM risulta maggiore



(a) Diagrammi di Bode della funzione di trasferimento $G_{ii,OL}(s)$ del filtro LC d'uscita; la frequenza di risonanza è $f_o = 31.4\text{kHz}$.



(b) Diagrammi di Bode della funzione di trasferimento $G_{ii,CL}(s)$; la frequenza di attraversamento del guadagno d'anello è $f_c = 100\text{kHz}$.

Figura 5.5: Funzioni di trasferimento tra corrente d'uscita $i_o(t)$ e corrente nell'induttore $i_L(t)$ ad anello aperto e ad anello chiuso a confronto.




Figura 5.6: Tempi di salita delle correnti negli induttori di filtro ad anello aperto e ad anello chiuso a confronto.

rispetto a quella del compensatore QSW; dato che il duty cycle è proporzionale al segnale modulante, si ottiene $\Delta D_{CCM} > \Delta D_{QSW}$.

5.6.2 Induttanza Critica per il transitorio in salita

Ponendo la condizione $\Delta D = \Delta D_{max, step-up}$, sostituendo nell'equazione (5.14), e risolvendo per L , si ricava un valore di induttanza ottimizzato per la risposta al transitorio in salita della corrente di carico.

Si ottiene così il più elevato valore di induttanza che permette di avere la più rapida risposta al transitorio in salita della corrente di carico (cioè limitata solamente dalla banda passante BW_c).

Il valore di induttanza mostrato nell'equazione (5.15) è definito *Induttanza Critica* per il transitorio in salita della corrente di carico.

$$L_{CI, step-up, ch} = \frac{U_i \Delta D_{max, step-up}}{4 \frac{\Delta I_o}{n} BW_c} = \frac{U_i (D_{max} - D)}{4 \frac{\Delta I_o}{n} BW_c} \quad (5.15)$$

Nel caso il duty cycle massimo possa raggiungere l'unità ($D_{max} = 1$), l'equazione precedente si semplifica in quella presentata in (5.16).

$$L_{CI, step-up, ch} = \frac{U_i (1 - D)}{4 \frac{\Delta I_o}{n} BW_c} \quad (5.16)$$

Durante il transitorio in salita della corrente di carico di ampiezza ΔI_o , selezionando tale valore di induttanza, il duty cycle è al limite della zona di saturazione, e il convertitore non presenta il cosiddetto “collo di bottiglia”; la risposta al transitorio, o meglio lo slew rate della corrente nell'induttore, non è limitato nè dall'elevato valore di induttanza nè dal basso valore della larghezza di banda di controllo. Ognuno di questi due fattori limita lo slew rate della corrente nell'induttore allo stesso valore; il valore di induttanza di filtro, quindi, non costituisce una zavorra per la larghezza di banda di controllo, e viceversa.

Applicando tale formula per il VRM a due canali, si ottiene il valore di induttanza critica di canale mostrato in (5.17).




Figura 5.7: Risposte al gradino di alcuni sistemi del secondo ordine per differenti coefficienti di smorzamento. La frequenza di risonanza è $f_o = 1\text{kHz}$ ($T = 1\text{ms} = 1000\mu\text{s}$).

$$L_{CI,step-up,ch} = \frac{12\text{V} \cdot (1 - 0.1)}{4 \cdot \frac{50\text{A}}{2} \cdot 1 \cdot 10^5\text{Hz}} \approx 1080\text{nH} \quad (5.17)$$

Analizzando le forme d'onda di $u_o(t)$ e $u_m(t)$ mostrate in Fig. 5.8 a fronte si possono compiere alcune interessanti osservazioni. Durante il transitorio in salita della corrente di carico il segnale modulante supera di poco il limite superiore pari a $U_{c,pp} = 10\text{V}$, saturando lievemente il duty cycle, l'entità del picco di tensione d'uscita risultante è la stessa di quello del design QSW, tuttavia il ripple statico è fortemente migliorato.

In effetti, mediante l'utilizzo dell'induttanza critica, rispetto al design QSW, è stato migliorato il ripple statico della tensione d'uscita senza compromettere la velocità di risposta alle variazioni dinamiche del carico.

In Fig. 5.9 a pagina 64 sono mostrate le variazioni picco picco della tensione d'uscita durante il transitorio in funzione del valore dell'induttanza di filtro. I valori di induttanza a sinistra del punto di spezzamento non migliorano le risposte ai transitori, poichè lo slew rate della corrente nell'induttore è limitato dalla larghezza di banda di controllo. I valori di induttanza a destra del punto di spezzamento corrispondono al design classico del convertitore buck, dove la larghezza di banda di controllo è talmente elevata da far pensare che le variazioni di tensione in transitorio siano dovute al solo valore dell'induttanza. Il valore dell'ascissa in corrispondenza del punto di spezzamento della linea di figura corrisponde al valore dell'induttanza critica. Osservando il grafico risulta più chiaro il concetto del più grande valore di induttanza che permette di avere la risposta al transitorio con il minimo scostamento dal valore desiderato.




Figura 5.8: Prestazioni di un VRM a due canali con design CI dell'induttanza di filtro per il transitorio in salita della corrente di carico.

5.6.3 Induttanza Critica per il transitorio in discesa

Equivalentemente a quanto fatto per il transitorio in salita della corrente di carico, ponendo la condizione $\Delta D = \Delta D_{max,step-down}$, sostituendo nell'equazione (5.14), e risolvendo per L , si ricava un valore di induttanza ottimizzato per la risposta al transitorio in discesa della corrente di carico. Tale valore di induttanza, calcolato in (5.18), è il più grande valore di induttanza che permette di avere la più rapida risposta al transitorio in discesa della corrente di carico.

$$L_{CI,step-down,ch} = \frac{U_i \Delta D_{max,step-down}}{4 \frac{\Delta I_o}{n} BW_c} = \frac{U_i (D - D_{min})}{4 \frac{\Delta I_o}{n} BW_c} \quad (5.18)$$

Nel caso il duty cycle minimo possa raggiungere lo zero ($D_{min} = 0$), l'equazione precedente si semplifica in quella presentata in (5.19).

$$L_{CI,step-down,ch} = \frac{U_i D}{4 \frac{\Delta I_o}{n} BW_c} \quad (5.19)$$

Eseguendo il calcolo per VRM a due canali, si ottiene il valore di induttanza critica di canale mostrato in (5.20).

$$L_{CI,step-down,ch} = \frac{12V \cdot 0.1}{4 \cdot \frac{50A}{2} \cdot 1 \cdot 10^5 Hz} \approx 120nH \quad (5.20)$$

Le forme d'onda della tensione d'uscita $u_o(t)$ e della tensione modulante $u_m(t)$ risultanti da tale scelta del valore di induttanza sono mostrate in Fig. 5.10 a pagina 65. Si nota come il segnale modulante, a differenza del design di induttanza critica precedente raggiunga, senza superare, il limite della regione di linearità del duty cycle; questo accade perchè il minor valore di induttanza rende più accurata l'approssimazione del tempo di salita, dato che il coefficiente di smorzamento è sensibilmente diminuito, come si può comprendere osservando l'equazione (5.21) che è stata ricavata nell'Appendice A.

$$\xi = \frac{L + (r_L r_C + r_L R_o + r_C R_o)C}{2\sqrt{(r_L + R_o)(r_C + R_o)LC}} \approx \frac{1}{2R_o} \sqrt{\frac{L}{C}} \propto \sqrt{L} \quad (5.21)$$




Figura 5.9: Valore del picco di tensione ΔU_o durante il transitorio in funzione del valore dell'induttanza di filtro L .

5.6.4 Induttanza Critica ottimale

Dall'analisi precedente si sono ricavati due valori di induttanza critica, uno ottimizzato per il transitorio in salita, l'altro per il transitorio in discesa. Tuttavia i VRMs sono sottoposti ad entrambi i dipi di transitorio in rapida successione durante il loro normale funzionamento; è necessario pertanto selezionare uno tra i due valori di induttanza critica. Per operare questa decisione, si osservano le prestazioni dei due VRMs riportate in Fig. 5.8 nella pagina precedente e in Fig. 5.10 a fronte. Da Fig. 5.10, corrispondente al più alto valore di induttanza tra i due, si nota che il sistema reagisce bene al transitorio in salita, tuttavia questo avviene a spese della risposta al transitorio in discesa, che ne risulta fortemente penalizzata. In effetti, il duty cycle risulta saturato durante tale transitorio, e quindi lo slew rate della corrente nell'induttore risulta limitato dall'elevato valore di induttanza. In Fig. 5.8, corrispondente al valore più basso tra i due, si nota invece come il segnale modulante, nella risposta al transitorio in discesa, porti il duty cycle al limite della zona di saturazione, nel contempo nel transitorio in salita la variazione di duty cycle è piuttosto contenuta rispetto alla massima variazione ammessa; il duty cycle, quindi, non viene saturato in nessuna delle due risposte.

Le risposte ai transitori, in questo caso, sono entrambe limitate dalla larghezza di banda di controllo, e il valore di induttanza è il più alto che permette di avere le più rapide risposte simmetriche.

In effetti, se il valore di induttanza è maggiore di quello minimo, una delle due risposte ai transitori porta il duty cycle alla saturazione, e quindi risulta più ampia. La variazione totale picco picco della tensione d'uscita è maggiore nel caso il duty cycle venga saturato, anche se ciò avviene in una sola delle due risposte; la variazione assume il minimo valore




Figura 5.10: Prestazioni di un VRM a due canali con design CI dell'induttanza di filtro per il transitorio in discesa della corrente di carico.

quando in nessuna delle due risposte al transitorio il duty cycle risulta saturo.

Concludendo, il valore di induttanza critica da utilizzare è il minore tra quello dell'induttanza ottimizzata per il transitorio in salita della corrente di carico, e quello dell'induttanza ottimizzata per il transitorio in discesa, poichè in questo modo le risposte ai transitori sono simmetriche, e quindi la massima variazione della tensione d'uscita è contenuta.

Il calcolo del valore ottimale di induttanza critica per i due tipi di transitorio è mostrato in (5.22); nel caso sia valido assumere $D_{min} = 0$ e $D_{max} = 1$ tale equazione si semplifica in quella mostrata in (5.23).

$$\begin{aligned}
 L_{CI,min,ch} &= \min(L_{CI,step-up,ch}, L_{CI,step-down,ch}) \\
 &= \min \left(\frac{U_i}{4 \frac{\Delta I_o}{n} BW_c} (D_{max} - D), \frac{U_i}{4 \frac{\Delta I_o}{n} BW_c} (D - D_{min}) \right) \quad (5.22)
 \end{aligned}$$

$$\begin{aligned}
 &= \frac{U_i}{4 \frac{\Delta I_o}{n} BW_c} \cdot \min(D_{max} - D, D - D_{min}) \\
 L_{CI,min,ch} &= \frac{U_i}{4 \frac{\Delta I_o}{n} BW_c} \cdot \min(1 - D, D) \quad (5.23)
 \end{aligned}$$

Per un VRM a due canali con le solite specifiche utilizzate in questo capitolo, il valore di induttanza critica è calcolato in (5.24).

$$L_{CI,min,ch} = \frac{12V}{4 \cdot \frac{50A}{2} \cdot 1 \cdot 10^5 Hz} \cdot \min(1 - 0.1, 0.1) \approx 120nH \quad (5.24)$$

5.6.5 Analisi dei dati di simulazione

Simulando il convertitore a due canali che utilizza $L_{CI,ch}$ come valore dell'induttanza di canale, si ottengono le forme d'onda di Fig. 5.11 nella pagina successiva. Innanzitutto si nota che il valore dell'induttanza critica è maggiore di quello del design QSW e minore di quello del design CCM, ovvero $L_{QSW,ch} < L_{CI,min,ch} < L_{CCM,ch}$. Tuttavia non è detto che tale relazione sia sempre valida; per garantirne la validità vanno operate delle scelte, che verranno studiata in maniera approfondita nella prossima sezione. Per ora si supponga che tale relazione sia sempre verificata, come nel caso in esame di VRM a due canali, dove sono stati ricavati i valori di induttanza di canale $L_{QSW,ch} = 51.4\text{nH}$, $L_{CI,min,ch} = 120\text{nH}$, e $L_{CCM,ch} = 514\text{nH}$.

Il ripple statico della tensione d'uscita assume un valore intermedio tra quello del design CCM e quello del design QSW dell'induttanza di filtro. Questo è dovuto al fatto che il ripple picco picco della corrente negli induttori è inversamente proporzionale al valore dell'induttanza di canale ($\Delta I_{L,pp} \propto 1/L$). Di conseguenza, dalla considerazione all'inizio di questa sottosezione, si ha che $\Delta I_{L,pp,QSW} > \Delta I_{L,pp,CI} > \Delta I_{L,pp,CCM}$; dato che il condensatore d'uscita è il medesimo per i tre design, questo ci consente di affermare che $\Delta U_{o,pp,QSW} > \Delta U_{o,pp,CI} > \Delta U_{o,pp,CCM}$. Rispetto al design CCM, dunque, il ripple statico di tensione è peggiorato; inoltre, i valori efficaci delle correnti negli induttori risultano maggiori, dato che la componente efficace dell'onda triangolare può contribuire significativamente al valore RMS della corrente totale in ogni canale. Tuttavia, se il rapporto $L_{CI,min,ch}/L_{QSW,ch}$ è buono (cioè sufficientemente alto), si ha un notevole miglioramento del ripple statico e dell'efficienza di conversione del design CI rispetto al design QSW.

5.7 Il rapporto $L_{CI,min,ch}/L_{QSW,ch}$

Per dimostrare l'aumento di efficienza di conversione introdotto dall'utilizzo del valore $L_{CI,min,ch}$ rispetto a $L_{QSW,ch}$, occorre calcolare il rapporto tra le induttanze di canale, come mostrato nell'equazione (5.25).

$$\begin{aligned} \frac{L_{CI,min,ch}}{L_{QSW,ch}} &= \frac{U_i \min(1-D, D)}{4 \frac{\Delta I_o}{n} BW_c} \cdot \frac{2 \frac{I_{o,full}}{n} f_s}{U_i D(1-D)} \\ &= \frac{\min(1-D, D)}{2D(1-D)} \frac{I_{o,full}}{\Delta I_o} \frac{f_s}{BW_c} \end{aligned} \quad (5.25)$$

Viene analizzato dapprima il significato di tale funzione per un convertitore a singolo canale, in cui il rapporto tra la frequenza di commutazione e la larghezza di banda di controllo assume generalmente valori nel range $3 \div 10$. Il grafico della funzione riportata in (5.25) è mostrato in Fig. 5.12 a pagina 68 nell'ipotesi semplificativa $\Delta I_o = I_{o,full}$ ($I_{o,idle} = 0\text{A}$).

È stato scelto un rapporto standard tra la frequenza di commutazione e la larghezza di banda di controllo pari a $f_s/BW_c = 6$ per tutte le simulazioni in questo capitolo. Per un VRM a singolo canale, con parametri di carico $I_{o,idle} = 20\text{A}$, $I_{o,full} = 70\text{A}$, e $\Delta I_o = 50\text{A}$, il grafico del rapporto tra le induttanze di canale è mostrato in Fig. 5.14a a pagina 70.

Da tale grafico si nota che, in un convertitore a singolo canale, il valore del rapporto tra induttanza critica e induttanza QSW, che dipende dal duty cycle, sia sempre maggiore di un valore poco superiore a quattro. Questo risultato è abbastanza soddisfacente, poichè se $L_{CI,min,ch}$ è più del quadruplo di $L_{QSW,ch}$, questo significa anche che, a parità di




(a) $u_o(t)$ (b) $u_m(t)$ (c) $i_{L1}(t)$

Figura 5.11: Prestazioni di un VRM a due canali con design CI dell'induttanza di filtro.




Figura 5.12: Rapporto $L_{CI,min,ch}/L_{QSW,ch}$ in un VRM a singolo canale. Solitamente $f_s/BW_c = 3 \div 10$. Si è posto $\Delta I_o = I_{o,full}$ ($I_{o,idle} = 0A$) per studiare il caso peggiore.

condensatore d'uscita, i ripple di corrente e di tensione d'uscita sono ridotti ad un quarto utilizzando il design CI rispetto a quello QSW. Ben più importante, tutto questo accade senza peggiorare le risposte ai transitori del convertitore.

Ripetendo l'analisi per un generico convertitore a n canali, tuttavia, si nota che la situazione è ben differente. In un convertitore a n canali, infatti, la frequenza di commutazione effettiva del sistema è pari a $f_{out} = n f_s$; questo comportamento è largamente sfruttato per alzare la larghezza di banda di controllo utilizzabile, perchè permette di usufruire di numerosi vantaggi senza subire il compromesso delle maggiori perdite di commutazione che si avrebbero qualora si decidesse di aumentare la frequenza di commutazione f_c . Ne risulta che, se in un convertitore a singolo canale generalmente si ha $f_c/BW_c = 3 \div 10$, in un convertitore a n canali che utilizza la tecnica multichannel interleaving si ha $f_{out}/BW_c = 3 \div 10$. Ponendo la condizione $f_c = f_{out}/n$ nell'equazione (5.25), si ottiene l'equazione (5.26).

$$\frac{L_{CI,min,ch}}{L_{QSW,ch}} = \frac{\min(1-D, D)}{2D(1-D)} \frac{I_{o,full}}{\Delta I_o} \frac{f_{out}}{nBW_c} \quad (5.26)$$

Da tale equazione risulta evidente che aumentare il numero di canali di un convertitore mantenendo costante il rapporto f_{out}/BW_c , abbassa il rapporto tra le induttanze di canale dei design CI e QSW. La relazione precedente è rappresentata graficamente in Fig. 5.13 a fronte tramite l'ausilio di MATLAB, nell'ipotesi $\Delta I_o = I_{o,full}$ ($I_{o,idle} = 0A$). In Fig. 5.14 a pagina 70, inoltre, è possibile osservare l'effetto appena descritto; si nota che per alcuni valori del duty cycle, tra cui quello d'interesse $D = 0.1$, per il convertitore a sei canali si ottiene addirittura $L_{CI,min,ch} < L_{QSW,ch}$.

Qualora il valore di induttanza critica calcolato risultasse inferiore a quello del corrispondente design QSW, ($L_{CI,min,ch} < L_{QSW,ch} \Leftrightarrow L_{CI,min,ch}/L_{QSW,ch} < 1$), è doveroso utilizzare quest'ultimo come valore di induttanza di filtro; induttanze di valore inferiore a quella del design QSW non vengono impiegate, poichè deteriorano l'efficienza di conversione del convertitore, e aumentano gli stress di corrente nei dispositivi in modo non accettabile.




Figura 5.13: Rapporto $L_{CI,min,ch}/L_{QSW,ch}$ in un VRM a n canali. Solitamente $f_{out}/BW_c = 3 \div 10$. Si è posto $\Delta I_o = I_{o,full}$ ($I_{o,idle} = 0A$) per studiare il caso peggiore.

Concludendo, il concetto di induttanza critica è efficace per quanto riguarda l'efficienza di conversione solo per convertitori con un numero di canali relativamente basso, generalmente inferiore o uguale a quattro; per convertitori con un elevato numero di canali il design QSW è senz'altro la scelta migliore, dato che in questo caso l'induttanza è superiore a quella del design CI, e quindi le perdite sono più contenute senza compromettere in maniera significativa le prestazioni dinamiche del VRM.




Figura 5.14: Rapporto $L_{CI,min,ch}/L_{QSW,ch}$ in alcuni convertitori ad n canali, con $f_{out}/BW_c = 6$; i parametri di carico sono $I_{o,idle} = 20A$, $I_{o,full} = 70A$, e $\Delta I_o = 50A$.

5.8 Confronto tra diversi VRMs

5.8.1 Introduzione

Nelle pagine seguenti vengono forniti dei grafici riguardanti varie simulazioni di VRMs con i tre design del valore dell'induttanza di canale studiati in questo capitolo. Per ogni pagina sono state rappresentate le forme d'onda relative ad una solo tipo di segnale per i tre design QSW, CI e CCM dell'induttanza di filtro. A fine capitolo sono presentate alcune tabelle che riassumono i risultati ottenuti.

5.8.2 Grafici delle simulazioni




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.15: Tensioni d'uscita di un convertitore interleaved buck a due canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 100kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.16: Tensioni modulanti di un convertitore interleaved buck a due canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 100kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.17: Correnti nella prima induttanza di filtro di un convertitore interleaved buck a due canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 100kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.18: Tensioni d'uscita di un convertitore interleaving buck a quattro canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 200kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.19: Tensioni modulanti di un convertitore interleaved buck a quattro canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 200kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.20: Corrente nella prima induttanza di filtro di un convertitore interleaving buck a quattro canali durante una variazione a gradino di $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 200kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.21: Tensioni d'uscita di un convertitore interleaving buck a sei canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 300kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.22: Tensioni modulanti di un convertitore interleaved buck a sei canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 300kHz$.




(a) L_{QSW} (b) L_{CI} (c) L_{CCM}

Figura 5.23: Correnti nella prima induttanza di filtro di un convertitore interleaving buck a sei canali durante una variazione a gradino $\Delta I_o = 50A$ del carico, la frequenza di commutazione di ogni canale è $f_s = 300kHz$, la larghezza di banda di controllo è $BW_c = 300kHz$.

5.8.3 Tabelle riassuntive delle simulazioni

	L_{QSW}	L_{CI}	L_{CCM}
L_{ch}	51.4nH	120nH	514nH
$\Delta U_{o,pp,steady}$	30.2mV	13.7mV	3.11mV
I_L	35A	35A	35A
$\Delta I_{L,pp}$	70A	30A	7A
$I_{L,RMS}$	40.4A	36.1A	35.1A
$\Delta U_{o,step-up}$	79.5mV	70.1mV	79.0mV
$\Delta U_{o,step-down}$	67.3mV	58.7mV	198mV

Tabella 5.1: Prestazioni del VRM a due canali.

	L_{QSW}	L_{CI}	L_{CCM}
L_{ch}	103nH	120nH	1029nH
$\Delta U_{o,pp,steady}$	11.6mV	9.93mV	1.15mV
I_L	17.5A	17.5A	17.5A
$\Delta I_{L,pp}$	35A	30A	3.5A
$I_{L,RMS}$	20.2A	19.5A	17.5A
$\Delta U_{o,step-up}$	44.6mV	44.5mV	42.2mV
$\Delta U_{o,step-down}$	37.8mV	35.9mV	211mV

Tabella 5.2: Prestazioni del VRM a quattro canali.

	L_{QSW}	L_{CI}	L_{CCM}
L_{ch}	154nH	120nH	1542nH
$\Delta U_{o,pp,steady}$	5.06mV	6.50mV	501 μ V
I_L	11.7A	11.7A	11.7A
$\Delta I_{L,pp}$	23.3A	30A	2.33A
$I_{L,RMS}$	13.5A	14.5	11.7A
$\Delta U_{o,step-up}$	29.8mV	27.2mV	37.8mV
$\Delta U_{o,step-down}$	37.7mV	33.7mV	218mV

Tabella 5.3: Prestazioni del VRM a sei canali.

Capitolo 6

Conclusioni

6.1 La necessità di utilizzare i VRMs

Con il continuo progresso tecnologico dell'industria dei microprocessori, è stato necessario delegare il compito dell'alimentazione ad un'unità dedicata, il *Voltage Regulator Module* (VRM). Mentre precedentemente i microprocessori erano alimentati direttamente dall'alimentatore primario del sistema, denominato *Power Supply Unit* oppure *Silver Box* (Fig. 6.1), l'abbassamento della tensione di alimentazione e l'aumento della corrente trasportata hanno reso inefficiente il trasferimento di potenza diretto tra queste unità e i microprocessori.

Inoltre, a causa delle frequenze di funzionamento sempre più elevate, i microprocessori assorbono una corrente che varia a gradino, di ampiezza molto elevata, e con fronti di salita sempre più ripidi; è impossibile far fronte a queste variazioni di corrente di carico con collegamenti a lunga distanza, date le elevate induttanze parassite. I VRMs consentono di ovviare a questi problemi dato che sono alimentati dalle PSUs per mezzo delle linee ad "alta tensione" (5V, spesso 12V); il loro posizionamento nelle immediate vicinanze dei microprocessori da alimentare consente di minimizzare l'effetto delle induttanze parassite dei collegamenti.



Figura 6.1: Power Supply Unit di un computer desktop.




Figura 6.2: Convertitore Buck.




Figura 6.3: Convertitore Buck Sincrono.

6.2 Costituzione dei VRMs

6.2.1 Convertitore DC-DC Buck

Data la tensione continua di ingresso dei VRMs $U_i = 12V$, di valore non troppo elevato rispetto a quella d'uscita $U_o \approx 1.2V$, la topologia di convertitore DC-DC più adatta per effettuare l'abbassamento di tensione è *Buck* non isolata. La semplicità circuitale (Fig. 6.2) della parte di potenza di tale convertitore lo rende il candidato perfetto per i VRMs.

6.2.2 Il convertitore Buck Sincrono

In applicazioni con basse tensioni d'uscita, come appunto i VRMs, è necessario sostituire i diodi presenti nello schema classico con degli interruttori controllati denominati raddrizzatori sincroni (synchronous rectifiers, Fig. 6.3). Questa modifica permette di ridurre le perdite in conduzione dei dispositivi, specialmente utilizzando i MOSFET come interruttori, dato che i dispositivi a giunzione (IGBT) presentano comunque una notevole caduta di tensione in conduzione dell'ordine di almeno qualche centinaio di millivolt. È necessario inserire un tempo morto tra il comando di spegnimento di un interruttore e quello di accensione della sua controparte, per evitare il fenomeno dello *shoot-through*. Durante lo *shoot-through* un'elevata corrente circola in entrambi gli interruttori connessi a mezzo ponte, causando la loro distruzione.

6.2.3 Il convertitore Interleaved Buck

L'utilizzo un singolo convertitore buck sincrono per la realizzazione di un VRM causerebbe dei ripple statici di tensione con dimensione simile a quella dei ripple dinamici (Fig. 6.4 nella pagina successiva); questo è dovuto alle induttanze di filtro di basso valore presenti nei VRMs, che permettono di seguire con maggiore rapidità le variazioni della corrente di carico.

I convertitori DC-DC non funzionano correttamente in tali condizioni operative. Per ovviare a tale problema, il singolo convertitore buck sincrono è sostituito da una batteria




Figura 6.4: Tensione d'uscita durante le variazioni della corrente di carico di un VRM a singolo canale.




Figura 6.5: Convertitore interleaved buck a due canali.

di n convertitori (Fig. 6.5); i segnali portanti dei modulatori PWM di ogni convertitore sono opportunamente sfasati tra loro al fine di ottenere un funzionamento sequenziale del sistema di convertitori.

Questa tecnica, denominata *Multichannel Interleaving*, consente di utilizzare induttanze di filtro in ogni canale di basso valore, senza tuttavia compromettere i ripple statici della corrente nel condensatore e della tensione d'uscita. Tale fenomeno è dovuto alla frequenza di commutazione effettiva del sistema di convertitori, pari a n volte la frequenza di commutazione del singolo convertitore; il ripple di corrente nel condensatore d'uscita è ridotto, inoltre, poichè la corrente erogata da un canale è assorbita, almeno in parte, dai restanti $n - 1$ canali, e non va ad interessare il condensatore d'uscita o il carico. Ogni qualvolta il duty cycle è pari a i/n , $i = 1, \dots, n - 1$, questo fenomeno raggiunge la sua massima efficacia, in quanto il ripple di corrente nel condensatore d'uscita si annulla; questo effetto è denominato *ripple cancellation*. Oltre ai benefici riguardanti le prestazioni statiche e dinamiche, la tecnica multichannel interleaving consente di dissipare la potenza “persa” nel processo di conversione su una superficie più ampia, favorendo lo smaltimento del calore e permettendo di utilizzare la tecnologia *SMT* (*Surface Mounting Technology*) non solo per la circuiteria di controllo, ma anche per i MOSFET e persino per gli induttori di filtro, che sempre più spesso sono realizzati con tecnologia planare.

Il numero di canali impiegati nei VRMs di ultima generazione varia dai 4 ÷ 6 canali




Figura 6.6: Scheda grafica MSI Lightning privata di dissipatore per permettere di vedere il VRM a 12 canali.

per le CPU da computer desktop, fino ai dodici canali utilizzati per fornire le prestazioni richieste dalle GPU delle schede grafiche più esigenti, Fig. 6.6.

L'aumento di prestazioni derivante dall'utilizzo della tecnica multichannel interleaving, comunque, ha il suo prezzo; benchè la corrente nel condensatore possa ridursi fino ad annullarsi, i ripple di corrente presenti nei singoli canali del convertitore possono assumere dei valori elevati, che introducono maggiori perdite di commutazione e di conduzione dei dispositivi. Pertanto l'aumento prestazionale dei convertitori multicanale avviene alle spese dell'efficienza globale dei VRMs.

6.2.4 Il modello a piccoli segnali

Nei convertitori utilizzando la tecnica multichannel interleaving con retroazione di tensione, il compensatore è condiviso da tutti i canali, quindi si può supporre che le perturbazioni della variabile duty cycle, $\hat{\delta}_1, \dots, \hat{\delta}_n$ siano tutte uguali; questo pone gli induttori di filtro in parallelo tra loro, e pertanto l'induttanza di filtro equivalente è pari a $L_{eq} = L_{ch}/n$.

Sebbene il modello a piccoli segnali semplificato permetta di agevolare lo studio dei convertitori che utilizzano la tecnica multichannel interleaving, esso non dà informazioni circa la frequenza di commutazione effettiva del sistema, che è molto importante perchè determina la larghezza di banda di controllo massima del sistema ad anello chiuso. Osservando il ripple di corrente nel condensatore, oppure eseguendo delle misure in laboratorio con un impedenziometro modulo e fase, si può affermare che la frequenza di commutazione all'uscita di un convertitore a n canali è pari a $f_{out} = n f_s$.

6.3 La scelta del valore dell'induttanza di filtro

6.3.1 Il design CCM

Nel classico design CCM dell'induttanza di filtro, si determina il valore di induttanza che assicura un basso ripple di corrente nell'induttore, generalmente con ampiezza picco picco pari al 10% ÷ 20% del valore medio a pieno carico. Imponendo la condizione $\Delta I_{L,pp} = 0.2 I_L$ si può calcolare il valore dell'induttanza di canale $L_{CCM,ch}$ utilizzando l'equazione (6.1).




Figura 6.7: Prestazioni di un VRM a due canali con design CCM dell'induttanza di filtro.

$$L_{CCM,ch} = \frac{U_i D(1-D)}{0.2 \frac{I_{o,full}}{n} f_s} \quad (6.1)$$

Dai risultati riportati in Fig. 6.7, relativi alla simulazione di un VRM a due canali con design CCM dell'induttanza di filtro, se si osserva l'andamento del segnale modulante $u_m(t)$, si nota che durante il transitorio in discesa della corrente di carico il duty cycle satura. Tale saturazione limita lo slew rate della corrente negli induttori di filtro, pertanto gran parte della corrente in uscita dal convertitore durante il transitorio in discesa deve essere assorbita dal condensatore di filtro, che caricandosi causa il picco di tensione positivo di grande entità sull'uscita $u_o(t)$.

6.3.2 Il design QSW

Nel design Quasi Square Wave dell'induttanza di filtro, viene calcolato un valore di induttanza che permetta di ottenere un ripple picco picco della corrente negli induttori pari ad almeno il doppio del valore medio; imponendo la condizione $\Delta I_{L,pp} = 2I_L$ si ottiene la formula per il calcolo dell'induttanza di filtro $L_{QSW,ch}$ mostrata in (6.2).

$$L_{QSW,ch} = \frac{U_i D(1-D)}{2 \frac{I_{o,full}}{n} f_s} \quad (6.2)$$

Osservando i grafici di Fig. 6.8 nella pagina successiva, relativi alla simulazione di un VRM a due canali utilizzando il design QSW dell'induttanza di filtro, si nota il corretto comportamento del sistema da un punto di vista del controllo. Il duty cycle, infatti, non satura durante nessuna delle due risposte ai transitori della corrente di carico, poichè il segnale modulante $u_m(t)$ è dentro al range di valori di tensione che assume il segnale portante, $u_m(t) \in [0V, U_{c,pp}]$. Sebbene i ripple di corrente negli induttori e nel condensatore, così come il ripple di tensione in uscita, siano fortemente aumentati, il funzionamento in zona lineare del modulatore PWM permette di contenere al meglio le variazioni di tensione d'uscita durante le risposte ai transitori della corrente di carico.

6.3.3 L'Induttanza Critica

Nel caso il duty cycle saturi durante le risposte ai transitori, lo slew rate della corrente negli induttori di filtro è determinato dai valori di induttanza. Dato che durante la saturazione $D = D_{max}$, si ottengono le due equazioni mostrate in (6.3), dove si è supposto $D_{min} = 0$ e $D_{max} = 1$.




Figura 6.8: Prestazioni di un VRM a due canali con design QSW dell'induttanza di filtro.

$$\begin{aligned} \text{SR}_{iL,up} &= \frac{U_i \Delta D_{max,up}}{L} = \frac{U_i(1-D)}{L} \\ \text{SR}_{iL,down} &= \frac{U_i \Delta D_{min,down}}{L} = -\frac{U_i D}{L} \end{aligned} \quad (6.3)$$

Nel caso il duty cycle non sia saturo, invece, lo slew rate della corrente negli induttori di filtro è determinato dai parametri del compensatore, visto che viene utilizzato una tecnica denominata *High-Frequency Compensation*, che permette di effettuare delle cancellazioni zero-polo alla frequenza di risonanza del filtro LC d'uscita, spostando tali poli alla frequenza di attraversamento f_c a 0dB del guadagno d'anello del sistema, che viene assunta uguale alla larghezza di banda di controllo BW_c . Dato che generalmente i coefficienti di smorzamento dei filtri LC dei VRMs sono piuttosto bassi, questo permette di approssimare il tempo di salita t_r della corrente in un induttore di filtro, in risposta ad un gradino di corrente all'uscita del filtro LC, come $t_r \approx T_o/4 = 1/4f_o$. Dato che con il controllo ad anello chiuso la frequenza dei poli del sistema è spostata dalla frequenza f_o alla frequenza f_c , si ottiene lo slew rate di corrente negli induttori come mostrato nell'equazione (6.4).

$$\text{SR}_{iL} = \left. \frac{di_L}{dt} \right|_{avg} \approx \frac{\Delta I_o}{t_r} = 4\Delta I_o f_c = 4\Delta I_o BW_c \quad (6.4)$$

Se il duty cycle è al limite della saturazione, le equazioni (6.3) sono valide, così come l'equazione (6.4). Eguagliando gli slew rate ottenuti nei due modi differenti, si ottengono due valori di induttanza, una ottimizzata per il transitorio in salita della corrente di carico, (6.5), l'altra ottimizzata per il transitorio in discesa, (6.6).

$$L_{CI,step-up,ch} = \frac{U_i(1-D)}{4 \frac{\Delta I_o}{n} BW_c} \quad (6.5)$$

$$L_{CI,step-down,ch} = \frac{U_i D}{4 \frac{\Delta I_o}{n} BW_c} \quad (6.6)$$

Tali induttanze vengono denominate rispettivamente *Induttanza Critica* per il transitorio in salita ed *Induttanza Critica* per il transitorio in discesa della corrente di carico. Ognuno di questi valori di induttanza è ottimizzato per la rispettiva risposta al transitorio della corrente di carico, come si può osservare da Fig. 6.9a a fronte, in cui sono state rappresentate le variazioni della tensione d'uscita in condizioni transitorie in funzione del valore di induttanza di filtro L . Il duty cycle non viene saturato in nessuna delle due risposte al transitorio se tra i due valori di induttanza critica viene selezionato il minore,




Figura 6.9: Modulo della variazione della tensione d'uscita in condizioni transitorie per diversi valori dell'induttanza di filtro.

poichè la variazione di duty cycle durante i transitori è proporzionale al valore di induttanza di filtro, $\Delta D \propto L$. Poichè la variazione picco picco della tensione d'uscita in condizioni transitorie assume il valore minimo quando le risposte sono uguali e simmetriche, come valore dell'induttanza di filtro di canale del design CI viene utilizzato il valore $L_{CI,min,ch}$, corrispondente al minore tra i due valori di induttanza $L_{CI,step-up,ch}$ e $L_{CI,step-down,ch}$. In Fig. 6.9b sono mostrate le variazioni della tensione d'uscita in condizioni transitorie in funzione dei due valori di induttanza critica; osservando le due funzioni rappresentate nel medesimo grafico si può comprendere la motivazione dell'impiego dell'induttanza critica con valore minimo come valore ottimale dell'induttanza di filtro.

Il valore dell'induttanza critica di canale ottimale $L_{CI,min,ch}$ può essere calcolato agevolmente tramite l'equazione (6.7).

$$L_{CI,min,ch} = \frac{U_i}{4 \frac{\Delta I_o}{n} BW_c} \cdot \min(1 - D, D) \quad (6.7)$$

I risultati della simulazione di un VRM a due canali con design CI delle induttanze di filtro sono mostrati in Fig. 6.10 nella pagina seguente. Si nota che la seconda delle due variazioni del segnale modulante $u_m(t)$ porta il duty cycle al limite della saturazione, consentendo di contenere al meglio le variazioni di tensione in transitorio, che risultano pari a quelle del design QSW.

Tuttavia, a differenza di tale design, il ripple di tensione d'uscita è diminuito, così come i valori di picco e RMS delle correnti di canale. Rispetto al design QSW, il design con induttanza critica permette di mantenere le prestazioni dinamiche del VRM aumentando nel contempo l'efficienza di conversione e l'entità del ripple statico di tensione d'uscita.

6.4 Il rapporto $L_{CI,min,ch}/L_{QSW,ch}$

Per dimostrare l'aumento di efficienza di conversione introdotto dall'utilizzo del valore $L_{CI,min,ch}$ rispetto a $L_{QSW,ch}$, occorre calcolare il rapporto tra le induttanze di canale, come mostrato nell'equazione (6.8).




Figura 6.10: Prestazioni di un VRM a due canali con design QSW dell'induttanza di filtro.




Figura 6.11: Rapporto $L_{CI,min,ch}/L_{QSW,ch}$ in un VRM a n canali. Solitamente $f_{out}/BW_c = 3 \div 10$. Si è posto $\Delta I_o = I_{o,full}$ ($I_{o,idle} = 0A$) per studiare il caso peggiore.

$$\frac{L_{CI,min,ch}}{L_{QSW,ch}} = \frac{\min(1-D, D)}{2D(1-D)} \frac{I_{o,full}}{\Delta I_o} \frac{f_s}{BW_c} \quad (6.8)$$

Rappresentando tale rapporto graficamente in funzione della variabile duty cycle, come mostrato in Fig. 6.11, si nota che per un dato valore del rapporto $f_{out}/BW_c = 3 \div 10$ il rapporto $L_{CI,min,ch}/L_{QSW,ch}$ è inversamente proporzionale al numero di canali del convertitore ($L_{CI,min,ch}/L_{QSW,ch} \propto 1/n$); di conseguenza l'aumento di efficienza del design CI rispetto al design QSW è più marcato in convertitori con un numero di canali relativamente ridotto, solitamente fino a quattro, e diventa invece poco significativo per VRMs con numero di canali maggiore.

Se il numero di canali è talmente elevato da far scendere il valore di induttanza critica al di sotto di quella del design QSW, allora il concetto di induttanza critica perde di significato, in quanto non consente di aumentare l'efficienza di conversione nei confronti del design QSW. In questi casi conviene impiegare il design QSW come criterio di progetto dell'induttanza di canale del convertitore, in quanto rispetto all'induttanza critica l'efficienza di conversione risulta maggiore senza compromettere significativamente le prestazioni dinamiche del VRM risultante.

Appendice A

Il filtro LC d'uscita

A.1 Funzione di trasferimento da $u_i(t)$ a $u_o(t)$ generica

Per lo studio della stabilità, e le prestazioni del convertitore buck ad anello chiuso, è necessario un opportuno modello del filtro LC d'uscita. A seconda dei casi, si includono più o meno parametri al circuito base mostrato in Fig. A.2 nella pagina seguente.

La funzione di trasferimento generica di un sistema del secondo ordine è riportato nell'equazione (A.1), dove si è indicato con ξ il coefficiente di smorzamento, con Q il fattore di merito e con ω_o la frequenza del doppio polo, cioè la frequenza di risonanza del circuito LC.

$$H_e(s) = \frac{1}{\frac{s^2}{\omega_o^2} + \frac{2\xi s}{\omega_o} + 1} = \frac{1}{\frac{s^2}{\omega_o^2} + \frac{s}{Q\omega_o} + 1} \quad (\text{A.1})$$

Modellando il filtro LC nel circuito di Fig. A.1, la funzione di trasferimento si esprime mediante il partitore di tensione mostrato in (A.2).

$$H_e(s) = \frac{\mathcal{L}(u_o(t))}{\mathcal{L}(u_i(t))} = \frac{Z_2(s)}{Z_1(s) + Z_2(s)} \quad (\text{A.2})$$

A.2 Circuito LC basilare

La funzione di trasferimento del circuito di base presentato in Fig. A.2 nella pagina seguente è mostrata in (A.3), tale funzione di trasferimento non viene mai utilizzata nello




Figura A.1: Generico partitore di tensione costituito dalle impedenze Z_1 e Z_2 .





Figura A.2: Modello essenziale del filtro LC d'uscita.

Figura A.3: Diagrammi di Bode della funzione di trasferimento $H_e(s)$ del filtro LC d'uscita privo di elementi di perdita.

studio della stabilità del sistema, dato che il picco di risonanza infinito, che si può osservare da Fig. A.3, crea notevoli problemi.

$$H_e(s) = \frac{1}{sC} \frac{1}{sL + \frac{1}{sC}} \quad (\text{A.3})$$

$$\omega_o = \frac{1}{\sqrt{LC}}, \quad \xi = 0, \quad Q = \infty$$

A.3 Circuito LC comprendente r_L e r_C

Un modello circuitale più accurato del precedente è mostrato in Fig. A.4 a fronte, dove sono resi visibili alcuni parametri parassiti del filtro. La resistenza equivalente serie del-




Figura A.4: Circuito LC con l'aggiunta della resistenza equivalente dell'induttore, r_L , e quella del condensatore, r_C .

l'induttore è denominata *DCR* (*Direct-Current Resistance*), ad indicare il fatto che essa non tiene conto dei fenomeni dovuti all'alta frequenza (effetto pelle, effetto di prossimità). La resistenza equivalente serie del condensatore è denominata semplicemente *ESR*. Entrambe le resistenze contribuiscono al coefficiente di smorzamento, e quindi al fattore di merito del circuito, tuttavia la *ESR* del condensatore introduce uno zero reale negativo nella funzione di trasferimento, solitamente di frequenza superiore a quella di risonanza del filtro. Sebbene in genere si consideri solamente la *DCR* dell'induttore nell'analisi statica del convertitore buck, principale causa delle perdite, la *ESR* del condensatore è un parametro molto più importante nell'analisi dinamica del sistema, ovvero nel progetto del controllo della tensione d'uscita del convertitore ad anello chiuso. Il calcolo della funzione di trasferimento è mostrato in (A.4), mentre in Fig. A.5 nella pagina successiva si nota l'effetto dello smorzamento introdotto dalle due resistenze, e soprattutto l'effetto dello zero sulla fase del sistema.

$$\begin{aligned}
 Z_1(s) &= r_L + sL \\
 Z_2(s) &= r_C + \frac{1}{sC} = \frac{1 + sr_C C}{sC} \\
 H_e(s) &= \frac{\frac{1 + sr_C C}{sC}}{r_L + sL + \frac{1 + sr_C C}{sC}} = \frac{1 + sr_C C}{(r_L + sL)sC + 1 + sr_C C} \\
 &= \frac{1 + sr_C C}{s^2 LC + s(r_L + r_C)C + 1} \\
 \omega_o &= \frac{1}{\sqrt{LC}}, \quad \xi = \frac{r_L + r_C}{2} \sqrt{\frac{C}{L}}, \quad Q = \frac{1}{2\xi} = \frac{1}{r_L + r_C} \sqrt{\frac{L}{C}}
 \end{aligned} \tag{A.4}$$

A.4 Circuito LC comprendente la resistenza di carico

Un altro circuito che tiene conto del comportamento smorzato del filtro d'uscita include una resistenza di carico R_o in parallelo al condensatore (Fig. A.6 nella pagina seguente). Come si nota dalla funzione di trasferimento mostrata in (A.5) e dai suoi diagrammi di Bode (Fig. A.7 a pagina 95), il sistema è tanto più smorzato quanto più bassa è la resistenza di carico. Questo fenomeno è importante nelle regolazioni feed-forward del convertitore,




Figura A.5: Diagrammi di Bode della funzione di trasferimento $H_e(s)$ del filtro LC d'uscita in cui sono state incluse le resistenze equivalenti serie DCR dell'induttore e ESR del condensatore.




Figura A.6: Circuito LC con l'aggiunta della resistenza di carico R_o .

dove non è presente un anello di retroazione, in quanto le oscillazioni della tensione d'uscita in seguito ad un cambiamento a gradino del riferimento, sono tanto più accentuate quanto più il convertitore lavora in condizioni di light-load. Ancora, questo modello è utile se il carico, che può avere un comportamento più o meno resistivo, è collegato in maniera irremovibile al convertitore: è possibile ottimizzare il comportamento del convertitore per tale carico. Si nota tuttavia che in questo modello non è presente lo zero introdotto dalla ESR del condensatore.




Figura A.7: Diagrammi di Bode della funzione di trasferimento $H_e(s)$ del filtro LC d'uscita in cui è stata inclusa la resistenza di carico R_o .

$$Z_1(s) = sL$$

$$Z_2(s) = \frac{\frac{1}{sC} R_o}{\frac{1}{sC} + R_o} = \frac{R_o}{1 + sR_o C}$$

$$\begin{aligned} H_e(s) &= \frac{\frac{R_o}{1 + sR_o C}}{sL + \frac{R_o}{1 + sR_o C}} = \frac{R_o}{s^2 L C R_o + sL + R_o} \\ &= \frac{1}{s^2 L C + s \frac{L}{R_o} + 1} \end{aligned} \quad (\text{A.5})$$

$$\omega_o = \frac{1}{\sqrt{LC}}, \quad \xi = \frac{1}{2R_o} \sqrt{\frac{L}{C}}, \quad Q = \frac{1}{2\xi} = R_o \sqrt{\frac{C}{L}}$$

A.5 Circuito LC comprendente r_L , r_C e R_o

Il circuito LC che per certi versi può essere ritenuto completo è mostrato in Fig. A.8 a pagina 97. Esso comprende, oltre agli elementi essenziali che sono l'induttore e il condensatore, anche le resistenze equivalenti serie di induttore e condensatore, rispettivamente DCR e ESR , e inoltre una resistenza di carico R_o in parallelo al condensatore. La procedura per ottenere la funzione di trasferimento di tale sistema è alquanto laboriosa, ed

è riportata in (A.6). Oltre a presentare i dettagli che sono stati visti singolarmente nei modelli precedenti, quali lo zero reale negativo e lo smorzamento dovuto a DCR , ESR e R_o , la funzione di trasferimento tra tensione d'ingresso e tensione d'uscita di questo modello circuitale rende ben visibile il partitore di tensione introdotto dalla DCR dell'induttore, benchè sia difficile notare questa particolarità nei diagrammi di Bode di Fig. A.9 a pagina 98. Si può dimostrare che, introducendo la condizione $r_L \ll R_o$ e $r_C \ll R_o$ tale modello si semplifica in quello in cui oltre agli elementi essenziali è presente solamente la resistenza di carico.




Figura A.8: Circuito LC con l'aggiunta delle resistenze equivalenti serie DCR e ESR e della resistenza di carico R_o .

$$\begin{aligned}
 Z_1(s) &= r_L + sL \\
 Z_2(s) &= \frac{\left(r_C + \frac{1}{sC}\right) R_o}{r_C + \frac{1}{sC} + R_o} = \frac{(1 + sr_C C) R_o}{1 + s(r_C + R_o)C} \\
 H_e(s) &= \frac{\frac{(1 + sr_C C) R_o}{1 + s(r_C + R_o)C}}{r_L + sL + \frac{(1 + sr_C C) R_o}{1 + s(r_C + R_o)C}} \\
 &= \frac{(1 + sr_C C) R_o}{(s_L + r_L)(1 + s(r_C + R_o)C) + (1 + sr_C C) R_o} \\
 &= \frac{(1 + sr_C C) R_o}{s^2(r_C + R_o)LC + s(L + (r_C + R_o)r_L C + r_C R_o C) + r_L + R_o} \tag{A.6} \\
 &= \frac{R_o}{r_L + R_o} \frac{1 + sr_C C}{s^2 \frac{r_C + R_o}{r_L + R_o} LC + s \frac{L + (r_L r_C + r_L R_o + r_C R_o)C}{r_L + R_o} + 1} \\
 \omega_o &= \sqrt{\frac{r_L + R_o}{r_C + R_o} \frac{1}{LC}} \\
 \xi &= \frac{L + (r_L r_C + r_L R_o + r_C R_o)C}{2\sqrt{(r_L + R_o)(r_C + R_o)LC}} \\
 Q &= \frac{1}{2\xi} = \frac{\sqrt{(r_L + R_o)(r_C + R_o)LC}}{L + (r_L r_C + r_L R_o + r_C R_o)C}
 \end{aligned}$$




Figura A.9: Diagrammi di Bode della funzione di trasferimento $H_e(s)$ del filtro LC d'uscita. Circuito LC comprendente le resistenze equivalenti serie DCR e ESR e della resistenza di carico R_o .


Appendice B

Generazione del segnale portante

B.1 Introduzione


Nell'ambito della modulazione PWM, un ruolo particolarmente importante è giocato dal *segnale portante* (*carrier signal*) all'ingresso del modulatore. La frequenza di tale segnale determina la frequenza di commutazione del convertitore, mentre l'ampiezza picco picco agisce sul guadagno del sistema modulatore-convertitore, ed è quindi legata alla stabilità del sistema ad anello chiuso. I tre tipi di segnali portanti utilizzati nella modulazione PWM sono mostrati in Fig. B.1; graficamente ciò che cambia tra i segnali è il modo in cui vengono raccordate le rampe di tensione, mentre operativamente cambia il modo in cui il modulatore PWM reagisce alle variazioni del segnale modulante al suo ingresso.

Sebbene la qualità del generatore del segnale portante sia cruciale per il corretto funzionamento del convertitore, ad esso viene spesso riservata scarsa attenzione. La proliferazione di circuiti integrati, che svolgono sempre più funzioni necessarie al funzionamento dei convertitori, ha portato ad un generale disinteressamento in tale campo. Di seguito sono riportate delle tecniche per la generazione dei segnali portanti utilizzati nei modulatori PWM. I parametri utilizzati sono quelli richiesti dai circuiti presentati nei capitoli precedenti, ovvero frequenza di commutazione $f_s = 300\text{kHz}$, e ampiezza picco picco $\Delta U_{c,pp} = 10\text{V}$. Nella realtà l'ampiezza picco picco utilizzata è di qualche centinaia di millivolt, questo per alleviare gli effetti dello slew rate sulla forma d'onda, e per diminuire il consumo di potenza richiesto (è necessario un minore spostamento di carica sul condensatore).




(a) Segnale a dente di sega, il tipo di modulazione risultante è trailing edge. (b) Segnale a dente di sega specchiato, il tipo di modulazione risultante è leading edge. (c) Segnale triangolare, il tipo di modulazione risultante è centered pulses.

Figura B.1: Tre tipi di segnali modulanti utilizzati nella modulazione a larghezza d'impulso.



(a) Integratore invertente.



(b) Trigger di Schmitt non invertente.

Figura B.2: Circuito per la generazione di un segnale ad onda triangolare.

B.2 Generazione dell'onda triangolare

Dei tre segnali sopra citati, il più semplice da generare è sicuramente il segnale triangolare. Esistono due modalità di base con cui generare tale segnale: integrare un segnale ad onda quadra, oppure regolare la corrente di carica di un condensatore in funzione della tensione ai suoi capi. Il primo metodo dovrebbe essere evitato, in quanto il generatore opera ad anello aperto; il vero oscillatore è un astabile con duty cycle del 50%, la cui uscita è passata all'ingresso di un integratore ideale. Se il segnale ad onda quadra contiene un offset anche piccolo, questo tende a far saturare l'uscita dell'integratore. La seconda modalità è più sicura in quanto l'ingresso dell'integratore viene controllato in base a delle soglie prestabilite sull'uscita. Un semplice circuito, costituito da un integratore ed un trigger di Schmitt collegati in modo da formare un anello, consente di generare un segnale ad onda triangolare stabile in ampiezza. La stabilità in ampiezza è ben più importante di quella in frequenza, dato che agisce direttamente sul guadagno del modulatore e quindi, in ultima analisi, sulla stabilità del convertitore. È possibile utilizzare una delle seguenti combinazioni di dispositivi: integratore non invertente e trigger di Schmitt invertente, oppure integratore invertente e trigger di Schmitt non invertente. In Fig. B.2 è mostrata la realizzazione con trigger di Schmitt non invertente, data la semplicità con cui si realizza l'integratore invertente utilizzando un amplificatore operazionale.

B.2.1 Dimensionamento del trigger di Schmitt non invertente

Per il dimensionamento dei componenti, innanzitutto vanno impostati i valori delle soglie del trigger di Schmitt. La soglia inferiore deve essere $U_{th,L} = 0V$, mentre quella superiore $U_{th,H} = U_{c,pp}$. Per la determinazione delle equazioni delle soglie si ricorre alla sovrapposizione degli effetti sul circuito di Fig. B.2b, come mostrato in (B.1).

$$\begin{aligned}
U_{ref} &= \frac{R_3}{R_2 + R_3} u_i + \frac{R_2}{R_2 + R_3} u_o \\
u_i &= \frac{R_2 + R_3}{R_3} \left(U_{ref} - \frac{R_2}{R_2 + R_3} u_o \right) \\
&= \left(1 + \frac{R_2}{R_3} \right) U_{ref} + \frac{R_2}{R_3} u_o
\end{aligned} \tag{B.1}$$

Ricordando che la retroazione positiva implica la saturazione dell'uscita ($u_o = \pm U_{DD,sat}$), si ottiene la coppia di equazioni mostrate in (B.2).

$$\begin{aligned}
U_{th,H} &= \left(1 + \frac{R_2}{R_3} \right) U_{ref} + \frac{R_2}{R_3} U_{DD,sat} \\
U_{th,L} &= \left(1 + \frac{R_2}{R_3} \right) U_{ref} - \frac{R_2}{R_3} U_{DD,sat}
\end{aligned} \tag{B.2}$$

Utilizzando un'alimentazione duale $\pm U_{DD} = \pm 15V$, e dispositivi con uscita rail-to-rail per ottenere soglie precise, si trovano i valori di U_{ref} e del rapporto R_2/R_3 come mostrato in (B.3).

$$\begin{aligned}
\frac{R_2}{R_3} U_{DD,sat} &= \frac{1}{2} U_{c,pp} \Rightarrow \frac{R_2}{R_3} = \frac{U_{c,pp}}{2 U_{DD,sat}} = \frac{10V}{2 \cdot 15V} = \frac{1}{3} \\
\left(1 + \frac{R_2}{R_3} \right) U_{ref} &= \frac{1}{2} U_{c,pp} \Rightarrow U_{ref} = \frac{U_{c,pp}}{2 \left(1 + \frac{R_2}{R_3} \right)} = \frac{10V}{2 \left(1 + \frac{1}{3} \right)} = 3.75V
\end{aligned} \tag{B.3}$$

Per le resistenze è stata scelta la coppia di valori $R_2 = 5k\Omega$, $R_3 = 15k\Omega$.

B.2.2 Dimensionamento dell'integratore invertente

Osservando il circuito presentato in Fig. B.2a nella pagina precedente, si ottiene la relazione tra le tensioni d'ingresso $u_{sq}(t)$ e d'uscita $u_{tr}(t)$ dell'integratore, come mostrato in (B.4).

$$\begin{aligned}
i_{C1}(t) &= \frac{u_{sq}(t)}{R_1} \\
i_C(t) &= C \frac{d}{dt} u_C(t) \Rightarrow u_{C1}(t) = u_{C1}(t_0) + \frac{1}{C_1} \int_{t_0}^t i_{C1}(\zeta) d\zeta \\
u_{tr}(t) &= -u_{C1}(t) = -u_{C1}(t_0) - \frac{1}{R_1 C_1} \int_{t_0}^t u_{sq}(\zeta) d\zeta \\
u_{sq}(t) &= const. \Rightarrow u_{tr}(t) = -u_{C1}(t_0) - \frac{U_{sq}}{R_1 C_1} (t - t_0)
\end{aligned} \tag{B.4}$$

L'incognita di tale equazione è la costante di tempo $\tau = R_1 C_1$ dell'integratore. Per determinarla bisogna impostare $u_{tr}(t_0) = 0V$ e $\Delta u_{tr}(t_0 + T/2) = U_{c,pp}$, dove si è indicato con T il periodo desiderato dell'onda triangolare; il procedimento è mostrato in (B.5).

$$U_{c,pp} = \frac{U_{DD,sat}}{R_1 C_1} \frac{T}{2} \Rightarrow \tau = R_1 C_1 = \frac{U_{DD,sat}}{2 U_{c,pp} f} = \frac{15V}{2 \cdot 10V \cdot 300kHz} = 2.5\mu s \quad (B.5)$$

È stata selezionata la coppia di valori $R_1 = 25k\Omega$ e $C_1 = 100pF$.

B.3 Generazione dell'onda a dente di sega

La generazione di segnali a dente di sega (sawtooth signals) di buona qualità è un problema la cui soluzione non è affatto banale. L'idea di base di un generatore a dente di sega è caricare a corrente costante un condensatore di valore conosciuto, per poi scaricarlo violentemente nel minor tempo possibile al termine della rampa di tensione. Osservando i circuiti di Fig. B.2 a pagina 100 quest'effetto può essere ottenuto in vari modi: collegando in parallelo a R_1 un diodo di bypass, collegando tra l'uscita dell'integratore e la massa virtuale un MOSFET, eccetera. Utilizzando tali tecniche, tuttavia, l'ampiezza picco picco del segnale risultante contiene un errore. Questo errore è dovuto al ritardo con cui il circuito risponde all'attraversamento della soglia inferiore; data l'elevatissima pendenza della rampa di discesa, infatti, anche utilizzando un comparatore che introduce un ritardo di qualche nanosecondo, la rampa di tensione durante questo periodo può finire ben al di sotto della tensione di soglia desiderata. Tale errore di tensione può essere ridotto scaricando a corrente costante il condensatore durante la rampa di discesa, con una pendenza pari a dieci volte la pendenza di salita. Tuttavia, l'onda ottenuta in questo modo non rappresenta adeguatamente l'onda a dente di sega ideale. Tale tecnica sfrutta il fatto che normalmente il duty cycle non supera il 90% per evitare danneggiamenti ai componenti del convertitore, e quindi l'ultima fase della rampa di tensione non è essenziale, e può essere bypassata con un latch SR settato all'inizio di ogni periodo di commutazione, mentre il comparatore che rileva l'intersezione tra segnale modulante e la rampa agisce sul terminale di reset. Un altro metodo per diminuire l'errore di tensione, discusso in [16], si basa sull'utilizzo di due generatori di rampa separati. Quando uno dei due generatori di rampa giunge al valore di soglia superiore, viene prelevata la tensione del secondo generatore di rampa, che ha avuto un intero periodo di commutazione per azzerarsi. L'errore di tensione, in questo caso, è quasi assente, e il tempo di discesa della rampa è pari al tempo di commutazione tra le uscite dei generatori. Utilizzando tale idea, è stato possibile creare un generatore di onda a dente di sega che utilizza un solo segnale triangolare, ad esempio utilizzando la circuiteria descritta nella sezione precedente. Un secondo segnale triangolare, in controfase rispetto al primo, è ottenuto tramite l'amplificatore invertente a guadagno unitario mostrato in Fig. B.3.

Le uscite dei due generatori di onda triangolare sono commutate al terminale d'uscita, etichettato *sawtooth*, tramite il circuito in Fig. B.4 nella pagina successiva; tale circuito rappresenta un doppio switch analogico in tecnologia CMOS. Il comando dei due switch è l'uscita del trigger di Schmitt che pilota l'integratore. I due switch operano in controfase, e quindi nel loro insieme costituiscono un deviatore; scambiando i collegamenti del primo stadio (costituito da M_5 e M_7 , che formano una porta NOT CMOS) si ottiene un'onda a dente di sega specchiata rispetto a quella classica, ottenendo così una modulazione PWM di tipo leading edge.

La frequenza dell'onda triangolare deve essere pari alla metà di quella desiderata per l'onda a dente di sega, in quanto in quest'ultima è presente una sola rampa di tensione, mentre nell'onda triangolare si hanno due rampe con pendenza, in modulo, uguale. Le for-




Figura B.5: Generazione del segnale a dente di sega mediante due segnali triangolari.

Appendice C

Ulteriori tecniche utilizzate nei VRMs

C.1 Introduzione

In questa appendice saranno descritti i concetti di base di alcune tecniche utilizzate per migliorare le prestazioni, sia statiche che dinamiche, dei VRMs. Entrambe le tecniche possono essere incluse nel design del filtro con induttanza critica, e sono inoltre compatibili tra loro.

C.2 Posizionamento adattativo della tensione d'uscita

Nei progetti di convertitori DC-DC fino ad ora discussi si è fatto uso del posizionamento non adattativo della tensione d'uscita del convertitore. In tali convertitori la tensione d'uscita viene mantenuta circa costante ad un determinato valore U_o , calcolato mediando le tensioni minima e massima ammesse ai capi del carico, come mostrato in (C.1).

$$U_o = \frac{U_{o,min} + U_{o,max}}{2} \quad (C.1)$$

In questo caso la massima variazione di tensione d'uscita ammessa rispetto ad U_o è pari alla metà della finestra di tensione $[U_{o,min}, U_{o,max}]$. Nei convertitori DC-DC con posizionamento adattativo della tensione d'uscita, invece, la tensione d'uscita U_o a carico ridotto è mantenuta ad un livello leggermente inferiore a quello della tensione massima ammessa, $U_{o,light-load} \approx U_{o,max}$; analogamente, quando la corrente assorbita dal carico è massima, la tensione d'uscita del convertitore è mantenuta ad un valore leggermente superiore al limite inferiore ammesso, $U_{o,full-load} \approx U_{o,min}$. La tecnica che sfrutta questa particolare variazione della tensione d'uscita del convertitore in funzione della corrente di carico viene denominata *Posizionamento Adattativo della Tensione (Adaptive Voltage Position - AVP)*. Tale tecnica consente di sfruttare l'intero range di tensioni ammesso dal carico per raddoppiare le massime variazioni di tensione ammesse in transitorio. Nei VRMs questa tecnica consente di dimezzare la capacità del banco di condensatori d'uscita, aumentando notevolmente la densità di potenza del convertitore e diminuendo al contempo i costi di produzione.

Per implementare tale tecnica si fa uso del concetto di impedenza d'uscita del convertitore [15]. Osservando i grafici di $u_o(t)$ e $i_{load}(t)$ di Fig. C.1 nella pagina successiva, in effetti, si nota che è possibile modellare il convertitore come un generatore di tensione costante con in serie una resistenza.




Figura C.1: Forme d'onda della tensione d'uscita di un VRM con posizionamento adattativo della tensione, e rispettiva corrente di carico.

Il valore di tale resistenza è $R = \Delta U_o / \Delta I_o$, mentre la tensione d'uscita del convertitore deve essere mantenuta al valore $U_o = U_{o,max} + R \cdot I_{o,idle}$. Il compensatore in un convertitore AVP è progettato in modo da rendere l'impedenza d'uscita $Z_o(s)$ del convertitore stesso la più costante possibile. Nei convertitori classici l'impedenza d'uscita ad anello chiuso è molto ridotta alle basse frequenze, mentre tende ad un valore costante pari alla ESR del condensatore d'uscita per frequenze elevate. La funzione di trasferimento del compensatore dei convertitori AVP viene ricavata ponendo l'equazione dell'impedenza d'uscita ad anello chiuso pari a tale resistenza ($Z_{o,CL} = ESR$). La funzione di trasferimento del compensatore che ne risulta è quella di una rete anticipatrice di fase (lead network), con uno zero ed un polo reali negativi, con lo zero posizionato in frequenza prima del polo ($\omega_z < \omega_p$).

C.3 Mutuo accoppiamento tra gli induttori di filtro

La necessità di disporre di induttori di valore elevato per migliorare i ripple di corrente e tensione d'uscita in condizioni statiche, contrapposto al bisogno di ridurre tale valore per migliorare le risposte ai transitori, hanno portato alla ricerca di tecniche di accoppiamento magnetico tra gli induttori di filtro dei convertitori a più canali [14].

Dato il crescente utilizzo di tecniche planari per la costruzione degli induttori di filtro, sono stati impiegati nuclei ad E per realizzare una coppia di induttori; questo permette di ridurre il numero totale di componenti magnetici e quindi il costo finale del VRM. Una tecnica utilizzata per l'implementazione di una coppia di induttori è mostrata in Fig. C.2 a fronte.

In tale realizzazione, sintetizzata in Fig. C.3a nella pagina successiva, il nucleo ad E presenta dei traferri sulle colonne laterali, mentre la colonna centrale è priva di traferro per disaccoppiare magneticamente gli induttori. In questo caso, tuttavia, la precisione dei valori di induttanza è legata al nucleo; il valore di induttanza non può essere variato agendo sulla dimensione del traferro, poichè la colonna centrale del nucleo ad E deve






Figura C.2: Coppia di induttori costruiti con tecnologia planare.



(a) Realizzazione di una coppia di induttori magneticamente disaccoppiati.



(b) Realizzazione di una coppia di induttori mutualmente accoppiati.

esserne priva. Questa necessità rende più difficile e costosa la produzione industriale su larga scala, quindi si è passati alla soluzione illustrata in Fig. C.3b, dove è presente un traferro anche nella colonna centrale del nucleo ad E, e quindi il componente risultante è un mutuo induttore.

In effetti, con il traferro centrale, il flusso generato da un avvolgimento non ha più motivo di interessare la sola colonna centrale, che senza traferro costituiva il percorso a riluttanza minima; il flusso generato da un avvolgimento interessa tutte e tre le colonne, quindi il circuito magnetico risultante, oltre alle induttanze L_1 e L_2 , comprende anche un coefficiente di mutua induttanza M . Si può dimostrare che se i due induttori sono quelli di due canali con portanti sfasate di 180° , allora oltre al vantaggio di carattere costruttivo del mutuo induttore, è possibile migliorare anche le prestazioni del VRMs risultante. Per alcuni valori del coefficiente di mutua induttanza $M < 0$ si ottiene in effetti un'induttanza equivalente in condizioni statiche $L_{ch,eq} > L_{ch}$, riducendo i ripple statici di corrente e tensione d'uscita, e aumentando l'efficienza di conversione del convertitore. Analogamente, in condizioni dinamiche, l'induttanza equivalente di canale risulta $L_{eq,ch} < L_{ch}$, migliorando le risposte ai transitori della corrente di carico se il compensatore del VRM è opportunamente dimensionato.

Bibliografia

- [1] Massimo Guarnieri, Andrea Stella, *Principi ed Applicazioni di Elettrotecnica*. Edizioni Progetto Padova, Volume primo, Terza edizione, 2004.
- [2] Richard C. Jaeger, Travis N. Blalock, *Microelettronica*. Terza edizione, McGraw-Hill.
- [3] Ned Mohan, Tore M. Undeland, William P. Robbins, *Elettronica di potenza - Convertitori e applicazioni*. HOEPLI, Terza edizione italiana, 2005.
- [4] L. Malesani, P. Mattavelli, G. Spiazzi, *Dispense del corso di Elettronica Industriale*.
- [5] Michael Day, *Optimizing Low-Power DC/DC Designs - External versus Internal Compensation*.
- [6] Doug Mattingly, *Designing Stable Compensation Networks for Single Phase Voltage Mode Buck Regulators*. Intersil technical brief, December 2003.
- [7] Laszlo Balogh, *Design And Application Guide For High Speed MOSFET Gate Drive Circuits*.
- [8] Jon Klein, *"Shoot-through" in Synchronous Buck Converters*. Fairchild Semiconductors.
- [9] Zhihua Yang, Sheng Ye, Yan-Fei Liu, *A New Resonant Gate Drive Circuit for Synchronous Buck Converter*. IEEE Transactions on Power Electronics, Vol. 22, No. 4, July 2007.
- [10] Laszlo Balogh, *Paralleling Power - Choosing and Applying the Best Technique for Load Sharing*.
- [11] Vatchè Vorpèrian, *Quasi-Square-Wave Converters: Topologies and Analysis*. IEEE Transactions on Power Electronics, Vol. 3, No. 2, April 1988.
- [12] Pit-Leong Wong, Fred C. Lee, Peng Xu, Kaiwei Yao, *Critical Inductance in Voltage Regulator Modules*. IEEE Transactions on Power Electronics, Vol. 17, No. 4, July 2002.
- [13] Pit-Leong Wong, *Performance Improvements of Multi-Channel Interleaving Voltage Regulator Modules with Integrated Coupling Inductors*. 2001 dissertation.
- [14] Pit-Leong Wong, Qiaoqiao Wu, Peng Xu, Bo Yang, Fred C. Lee, *Investigating Coupling Inductors in the Interleaving QSW VRM*. Virginia Polytechnic Institute and State University.
- [15] Kaiwei Yao, Ming Xu, Yu Meng, Fred C. Lee, *Design Considerations for VRM Transient Response Based on the Output Impedance*. IEEE Transactions on Power Electronics, Vol. 18, No. 6, November 2003.

- [16] Nobukazu Takai, Yukihiro Fujimura, *Sawtooth generator using two triangular waves*.