Sfoglia per Relatore  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mostrati risultati da 21 a 40 di 49
Tipologia Anno Titolo Titolo inglese Autore File
Lauree triennali 2012 Implementazione su FPGA di un generatore di forme d'onda programmabile basato su tecnica DDS - Brian, Michele
Lauree magistrali 2021 Instruction set optimizations for Edge AI computing on a low-area microprocessor Instruction set optimizations for Edge AI computing on a low-area microprocessor PAFFI, LEONARDO
Lauree magistrali 2021 Integrazione di una comunicazione WiFi in un dispositivo biomedicale holter Integration of a WiFi comunication in a holter biomedical device NETTO, DAMIANO
Lauree triennali 2021 Interfaccia basata su FPGA per collaudo sistemi di diagnosi in ambito automotive FPGA-based interface for automotive diagnostics testing PITTARO, LORENZO
Lauree triennali 2013 Interfaccia per VGA e Mouse USB su board FPGA NEXYS3. (VGA and USB Mouse Controllers on NEXYS3 FPGA board) - Luise, Loris
Lauree triennali 2010 ISIC : scrittura del firmware per un controllore destinato all'automation building - Cusatelli, Riccardo
Lauree triennali 2012 Misuratore di frequenza - Rizzo, Antonio
Lauree triennali 2021 Piattaforma di accelerazione hardware Xilinx Versal Hardware acceleration platform Xilinx Versal PALLARO, ALESSANDRO
Lauree magistrali 2021 PPSU 3.0 : Progettazione di un alimentatore programmabile controllato con FPGA PPSU 3.0: designing of a programmable power supply based on FPGA TURCHET, ANDREA
Lauree triennali 2012 Progettazione di un driver per schermo LCD - Bolzan, Nicola
Lauree magistrali 2022 Progetto e implementazione VLSI di un filtro interpolatore in tecnologia 22nm Design and VLSI implementation of an interpolator filter in 22nm technology. BRUNELLO, STEFANO
Lauree triennali 2010 Realizzazione di encoder BCH DVB-T2 su FPGA - De Rossi, Daniele
Lauree triennali 2013 Realizzazione di un Driver Mouse per FPGA su board NEXYS 3 - Andreoli, Stefano
Lauree magistrali 2019 Reorganization of carrier cancellation in a filter chain for delta-sigma applications and optimization of the calibration - Brazzo, Emanuele
Lauree triennali 2022 Reti neurali convoluzionali implementate su FPGA Convolutional neural networks implemented on FPGA ANDREATTA, NICOLA
Lauree triennali 2011 Sincronizzatore UWB-IR - Molino, Matteo
Lauree triennali 2009 Sistema di collaudo per decodificatori implementati su FPGA - Caliolo, Daniele
Lauree triennali 2010 Soft-processor IP per FPGA. Tipologie a confronto - Marioli, Michael Simone
Lauree triennali 2022 Sommatori Binari: Caratteristiche delle Principali Architetture Binary Adders: Features of the Main Architectures FARDIN, RICCARDO
Lauree triennali 2020 Strutture specifiche nei moderni FPGA: esempio Serie 7 Xilinx Specific structures in modern FPGA's: Xilinx 7 series example BELLEMO, LUCA
Mostrati risultati da 21 a 40 di 49
Legenda icone

  •  file ad accesso aperto
  •  file ad accesso riservato
  •  file sotto embargo
  •  nessun file disponibile