Sfoglia per Relatore  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mostrati risultati da 41 a 49 di 49
Tipologia Anno Titolo Titolo inglese Autore File
Lauree magistrali 2022 Studio e realizzazione di un'architettura VLSI di un processore per l'implementazione dell'algoritmo FFT Study and realization of a VLSI architecture of a processor implementing the FFT algorithm LASTRUCCI, LORENZO
Lauree triennali 2010 Studio per lo sviluppo di un circuito di interfaccia utente per il nuovo bisturi Vesalius Legend - De Marchi, Luca
Lauree triennali 2020 Study and development of protections for High Speed Digital I/O instruments Study and development of protections for High Speed Digital I/O instruments RONCAGLIA, FEDERICO
Lauree triennali 2011 Sviluppo di un sistema anti-intrusione su scheda FPGA - Pretto, Loris
Lauree magistrali 2022 Sviluppo di un sistema di testing per schede elettroniche di controllo a microprocessore Development of a testing system for electronic microprocessor control boards DE VALLIER, LUCA
Lauree magistrali 2021 Sviluppo di una libreria UVM per la verifica digitale di un PMIC Development of a PMIC digital UVM library OLIVERO, GIORGIO
Lauree triennali 2010 Sviluppo su piattaforma FPGA di interfacce per sensori video per applicazioni oftalmiche - Sattin, Federico
Lauree triennali 2022 Utilizzo degli FPGA in ambito cybersecurity per creare moduli hardware dedicati. Using FPGAs in the cybersecurity field to create dedicated hardware modules. MARTARELLO, LUCA
Lauree triennali 2020 Xilinx Alveo: FPGA per acceleratori hardware scalabili ed efficienti Xilinx Alveo: FPGA for scalable and efficient hardware accelerators RODIGHIERO, NICOLA
Mostrati risultati da 41 a 49 di 49
Legenda icone

  •  file ad accesso aperto
  •  file ad accesso riservato
  •  file sotto embargo
  •  nessun file disponibile