Sfoglia per Relatore  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
Mostrati risultati da 8 a 27 di 55
Tipologia Anno Titolo Titolo inglese Autore File
Lauree triennali 2022 Caratterizzazione e dimensionamento di un impianto fotovoltaico per uso residenziale Characterization and sizing of a photovoltaic system for residential use KONDI, FLORENT
Lauree triennali 2022 Comunicazione AXI tra processore e logica FPGA nei dispositivi Xilinx AXI communication between processor and FPGA logic in Xilinx devices GIURIATO, LUCA
Lauree specialistiche 2010 Controller di memoria DDR3 per bus AMBA - Ballarin, Fabrizio
Lauree triennali 2010 Core FFT per implementazione su FPGA - Verenini, Francesco
Lauree triennali 2021 Evoluzione della Adaptive Computing nei dispositivi Xilinx Evolution of Xilinx adaptive computing SOLONARU, BOGDAN
Lauree triennali 2020 FPGA come acceleratore hardware di reti neurali convoluzionali Overview of FPGAs used as a hardware accelerator of convolutional neural networks SARTORI, PIERFRANCESCO
Lauree triennali 2021 FPGA Kintex UltraScale per applicazioni spaziali FPGA Kintex UltraScale for space applications VERGERIO, EDOARDO
Lauree magistrali 2022 FPGA-LabVIEW Virtual Platform for Verification Environment and Lab Test Acceleration FPGA-LabVIEW Virtual Platform for Verification Environment and Lab Test Acceleration FASOLATO BASILIO, ELDER
Lauree triennali 2021 FPGA: l'avanguardia dell'accelerazione hardware per l'Intelligenza Artificiale FPGA: the cutting edge of hardware acceleration for Artificial Intelligence BELLIN, SOFIA
Lauree triennali 2023 Generation of a Customer FMEDA with customizable functions Generation of a Customer FMEDA with customizable functions MUFFATO, LUCA
Lauree triennali 2022 Generatore di forme d'onda realizzato con FPGA Waveform generator implemented with FPGA BORTOLINI, LUCA
Lauree magistrali 2023 Hardware Implementation of a Spiking Neural Network for online processing of muon detectors datastream Hardware Implementation of a Spiking Neural Network for online processing of muon detectors datastream TOFFANO, MARCO
Lauree triennali 2020 High-level synthesis: un approccio innovativo alla progettazione digitale High-level synthesis: an innovative approach to digital design FONTANA, TULLIA
Lauree triennali 2021 Implementazione della CPU Z80 su FPGA: un primo approccio Implementation of the Z80 CPU on FPGA: a first approach BIASIN, GIACOMO
Lauree triennali 2011 Implementazione di un encoder LDPC DVB-T2 su piattaforma FPGA - Biadene, Davide
Lauree triennali 2012 Implementazione su FPGA di un generatore di forme d'onda programmabile basato su tecnica DDS - Brian, Michele
Lauree magistrali 2021 Instruction set optimizations for Edge AI computing on a low-area microprocessor Instruction set optimizations for Edge AI computing on a low-area microprocessor PAFFI, LEONARDO
Lauree magistrali 2021 Integrazione di una comunicazione WiFi in un dispositivo biomedicale holter Integration of a WiFi comunication in a holter biomedical device NETTO, DAMIANO
Lauree triennali 2021 Interfaccia basata su FPGA per collaudo sistemi di diagnosi in ambito automotive FPGA-based interface for automotive diagnostics testing PITTARO, LORENZO
Lauree triennali 2013 Interfaccia per VGA e Mouse USB su board FPGA NEXYS3. (VGA and USB Mouse Controllers on NEXYS3 FPGA board) - Luise, Loris
Mostrati risultati da 8 a 27 di 55
Legenda icone

  •  file ad accesso aperto
  •  file ad accesso riservato
  •  file sotto embargo
  •  nessun file disponibile