

1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

Sviluppo di una piattaforma general-purpose basata su Zynq-7000 per il controllo e la caratterizzazione di convertitori elettronici di potenza

Platania Gabriele, Ziviani Pietro, Voltarel Nicola, Pennacchio Francesco

¹Department of Management and Engineering (DTG) – Vicenza

Relatore: Biadene Davide

Co-relatore: Caldognetto Tommaso




Descrizione del progetto



L'obiettivo di questo progetto è la realizzazione di una piattaforma di controllo avanzata per convertitori di potenza, basata sul dispositivo Zynq-7000 di Xilinx (AMD). Tale sistema sfrutta l'integrazione di una sezione di elaborazione (Processing System – PS) e di logica programmabile (Programmable Logic – PL) all'interno di un unico System on Chip (SoC), permettendo di unire la flessibilità dell'FPGA con le capacità di calcolo del microprocessore.

Obiettivi del progetto:

- Generazione di segnali digitali per il controllo dei convertitori
- Dimensionamento e simulazione del circuito di condizionamento basato su amplificatore operazionale per strumentazione
- Implementazione interfaccia di comunicazione SPI
- Acquisizione di un segnale analogico tramite l'XADC
- Implementazione Filtri Digitali IIR e FIR



1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

DPWM

Platania Gabriele







Introduzione al PWM

La PWM (Pulse Width Modulation) è una tecnica di controllo digitale che consiste nel generare un'onda quadra la cui durata dell'impulso in un periodo T è modificabile. In generale con questa tecnica si vuole regolare la potenza media da fornire verso un carico in un periodo. Le applicazioni sono molteplici, ma le più ricorrenti sono la tecnica di controllo dei motori e di convertitori elettronici di potenza, che utilizzano questo tipo di segnale per pilotare gli interruttori elettronici (MOSFET, IGBT...).

In genere l'onda è frutto di una comparazione tra due segnali principali detti **onda portante e modulante** dove la seconda stabilisce fondamentalmente la larghezza dell'impulso.

$$\delta = \frac{t_{on}}{T} * 100$$



Generazione di segnale PWM digitale (DPWM) in VHDL

In questo caso specifico la comparazione è eseguita tra una portante realizzata con un contatore binario a 8 bit e un valore fisso rientrante nel range del contatore, anch'esso binario. Si può notare anche la differenza in termini di frequenza del segnale modulato nel caso di portante a dente di sega oppure onda triangolare.

Q_{max} = valore massimo contatore impostato


$Duty$ = valore fisso modulante

f_{clk} = freq clk principale

$$\delta = \frac{T_{on}}{T_{pwm}} = \frac{Duty}{Q_{max}+1} \Rightarrow \Delta\delta_{min} = \frac{1}{Q_{max}+1} = 0,39\%$$

$$f_{pwm_saw} = \frac{f_{clk}}{Q_{max}}$$

$$f_{pwm_triang} = \frac{f_{clk}}{2 * Q_{max}}$$



Esempi con onda triangolare e fclk 100Mhz

$$Q_{max} = 2^8 = 256 \Rightarrow \frac{100 * 10^6}{2 * 256} = 193,5 \text{ kHz}$$



$$Q_{max} = 100 \Rightarrow \frac{100 * 10^6}{2 * 100} = 500 \text{ kHz}$$

$$Q_{max} = 50 \Rightarrow \frac{100 * 10^6}{2 * 50} = 1 \text{ MHz}$$

Implementazione e simulazione

Si è dunque realizzata un'entity in VHDL per sintetizzare il modulatore PWM, avente in ingresso i segnali mostrati in figura, è dunque possibile effettuare un preset del contatore nel momento dell'utilizzo del segnale load, e soprattutto impostare il valore di duty cycle, esso non è altro che il segnale modulante precedentemente citato.

In particolare è stata aggiunta un'uscita PWM negata rispetto a quella principale al fine di testare la funzionalità del dead time implementata tra le due forme d'onda.



1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

Sviluppo di un digital Pattern generator basato su ROM

Platania Gabriele




Sviluppo di un digital Pattern generator basato su ROM



Introduzione e struttura

L'obiettivo era quello di generare dei segnali pwm temporizzati secondo un periodo noto dove per ognuno dei quali vengono modificati alcuni parametri caratteristici dell'onda, quali duty cycle e fase. La struttura principale è formata da più entity collegate, al fine di avere una struttura modulare e più comodamente editabile.


Il meccanismo alla base è rappresentato da una macchina a stati finiti la quale, con l'integrazione di 2 contatori punta a specifici indirizzi di memoria sulla ROM.



Elenco delle parti:

- TOP
- FSM
- ROM
- Counter Principale 8 bit.
- Counter State 3 bit.
- DPWM

Sviluppo di un digital Pattern generator basato su ROM



ROM

L'unità di memorizzazione dei parametri al momento è una Read Only Memory avente 8 (2^3) indirizzi di memoria (uno per ogni stato), ai quali la FSM punta tramite il counter state. Il contenuto è essenzialmente formato da una parola a 16 bit divisa in 2. Dunque 8 bit per indicare il valore del duty cycle e nei secondi 8 la fase rispetto all'inizio del periodo di stato.

ROM CONTENT MAP ($q_{\max} = 100$)

ADDRESS (3 bit)	DATA WORD (17 Bit)			FUNCTION DESCRIPTION
	DUTY CYCLE [16:9] (8 bit)	DIR [8]	PHASE PRESET [7:0] (8 bit)	
000	00000000	0	00000000	IDLE (Off)
001	00011001	0	00000000	DUTY: 25%
010	00110010	0	00000000	DUTY: 50%
011	01001011	0	00000000	DUTY: 75%
100	01100100	0	00000000	DUTY: 100%
101	00110010	0	00110010	Phase Shift 90° (Start @ Half UP)
110	00110010	1	01100100	Phase Shift 180° (Start @ PEAK)
111	00110010	1	00110010	Phase Shift 270° (Start @ Half DW)

architecture Behavioral of REG is

```
type ROM is array (0 to 2**N - 1) of std_logic_vector(M-1 downto 0);
-- Structure: [16:9] Duty (8b) | [8] Dir (1b) | [7:0] Phase Preset (8b)

constant Patt_1 : ROM := (
-- 1. IDLE: 0% Duty, 0° Phase
-- Duty = 0, Phase = 0, Dir = UP
"00000000" & "0" & "00000000",
-- 2. LOW POWER: 25% Duty, 0° Phase
-- Duty = 25 (dec) -> "00011001" (bin)
"00011001" & "0" & "00000000",
-- 3. HALF POWER: 50% Duty, 0° Phase
-- Duty = 50 (dec) -> "00110010" (bin)
"00110010" & "0" & "00000000",
-- 4. HIGH POWER: 75% Duty, 0° Phase
-- Duty = 75 (dec) -> "01001011" (bin)
"01001011" & "0" & "00000000",
-- 5. FULL POWER: 100% Duty, 0° Phase
-- Duty = 100 (dec) -> "01100100" (bin)
"01100100" & "0" & "00000000",
-- 6. PHASE SHIFT 90° (Lagging): 50% Duty
-- Duty = 50.
-- Phase: Triangle is at 50 going UP (halfway up) -> 90 degrees shift.
-- Preset = 50 ("00110010"), Dir = UP ('0')
"00110010" & "0" & "00110010",
-- 7. PHASE SHIFT 180° (Opposite): 50% Duty
-- Duty = 50.
-- Phase: Triangle starts at PEAK (100) going DOWN -> 180 degrees shift.
-- Preset = 100 ("01100100"), Dir = DOWN ('1')
"00110010" & "1" & "01100100",
-- 8. PHASE SHIFT 270° (-90°): 50% Duty
-- Duty = 50.
-- Phase: Triangle is at 50 going DOWN (halfway down) -> 270 degrees shift.
-- Preset = 50 ("00110010"), Dir = DOWN ('1')
"00110010" & "1" & "00110010"
);
```

Interazione DPWM e ROM

Per effettuare la modulazione, i parametri vengono messi a disposizione al blocco DPWM già introdotto all'inizio. Esso in ogni stato preleva le due parti della parola binaria. I primi 8 bit sono impostati come DUTY, ovvero segnale modulante, mentre i secondi vengono essenzialmente impostati come load del contatore, in modo da caricare un preset sulla portante e modificare la fase dell'onda in uscita dopo la comparazione.

$$Ticks = 2 * qmax$$

$$Ticks = \frac{\varphi}{2\pi} * 2 * qmax = \frac{\varphi * qmax}{\pi}$$

$$\text{Se } 0 < \varphi < \pi \Rightarrow \text{Contatore in salita e Preset} = \frac{\varphi}{\pi} * qmax$$

$$\text{Se } \pi < \varphi < 2\pi \Rightarrow \text{Contatore in discesa e Preset} = \frac{2\pi - \varphi}{\pi} * qmax$$

Il valore del preset del contatore non basta come unica informazione per impostare la quantità di sfasamento, bensì è necessario specificare qual è il verso di conteggio, essendo l'onda portante triangolare.

Di conseguenza, viene aggiunto un bit per definire questo aspetto e la ROM fornisce quindi 17 bit complessivi.



Sviluppo di un digital Pattern generator basato su ROM



SIMULAZIONI e RISULTATI

Viene eseguito dunque un testbench di quanto introdotto e viene verificato il corretto precaricamento del contatore e la variazione del duty cycle in ogni rispettivo stato. Si specifica che durante le prove è stato impostato anche un valore di dead time impostato ad 1 ciclo di clock, quindi 10ns, tuttavia il valore è impostabile intervenendo nel blocco PWM_modulation, sempre in valori scalati rispetto a Tclk.

Esempio di transizione tra stato 5 e 6 con variazione di fase $\frac{\pi}{2}$ e $\frac{3}{2}\pi$, dove si può notare la variazione del preset del contatore.



1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

Dimensionamento e simulazione del circuito di condizionamento basato su amplificatore operazionale per strumentazione

Ziviani Pietro





Dimensionamento e sviluppo INA

SPECIFICHE DI PROGETTO:

Funzioni richieste:

1. **Attenuazione:** $10V \rightarrow 1V$ (guadagno $G = 0.1$)
2. **Shift di livello:** $\pm 5V \rightarrow 0-1V$ (offset $+0.5V$)

Specifiche tecniche dello XADC:

Risoluzione: 12 bit

Frequenza di campionamento: 1 MSPS

Range di ingresso:

- Modalità unipolare: 0.0V a +1.0V
- Modalità bipolare: -0.5V a +0.5V

Requisito di banda del condizionamento:

- Teorema di Nyquist-Shannon: $f_{\text{signal_max}} = f_{\text{sampling}} / 2$
- Banda massima richiesta: 500 kHz

I requisiti che deve soddisfare l'INA sono:

PARAMETRO	SPECIFICA	MOTIVAZIONE
Alimentazione	Deve gestire $\pm 5V$ in ingresso	Alimentazione di ingresso fornita
Drift termico	$< 2 \mu V/^{\circ}C$	Stabilità su $\Delta T = 25^{\circ}C$
Banda passante	$\leq 500 \text{ kHz}$	Rispettare Nyquist
Configurazione	Guadagno < 1	Attenuazione richiesta

I modelli di INA possibili sono: INA128, INA333 e INA826.

Mettendo a paragone le diverse INA, scopro che:

MODELLO	ALIMENTAZIONE	OFFSET MAX	BANDA A G=1	ADATTO?
INA128	$\pm 4.5V - \pm 18V$	150 μV	200 kHz	No, banda limitata
INA333	1.8V-5.5V	25 μV	350 kHz	No, input range inadeguato e banda limitata
INA826	$\pm 1.5V - \pm 18V$	150 μV	1 MHz	Scelto

Dimensionamento e sviluppo INA

INA826


In particolare verrà usata una INA826AID, questa presenta:

VANTAGGI:

- Banda: 1MHz con $G = 1$
- Offset: $150\mu\text{V}$
- Drift: $0,25\mu\text{V}/^\circ\text{C}$
- Input range: $\pm 5\text{V}$ viene soddisfatto

SVANTAGGI:

- Richiede alimentazione duale
- Più costoso rispetto ad altre INA come per esempio la INA128



1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

Implementazione interfaccia di comunicazione SPI

Ziviani Pietro





Macchina a Stati Finiti - 2 Stati

Stato IDLE

Attende che SS venga attivato ($ss_n = '0'$)

Carica tx_data nel registro shift_out

Mette subito il primo bit (MSB) su MISO

Transizione → SHIFT quando $ss_n = '0'$

Stato SHIFT

Campiona MOSI su fronte di salita di SCLK

Aggiorna MISO su fronte di discesa di SCLK

Conta i bit trasmessi/ricevuti (8 bit totali)

Transizione → IDLE quando $ss_n = '1'$, segnala rx_valid

Implementazione interfaccia di comunicazione SPI

Definizione delle Porte

```
entity spi_slave is
  Port (
    clk      : in  std_logic;      -- clock interno del PL
    reset    : in  std_logic;
    -- segnali SPI dal PS
    ss_n     : in  std_logic;      -- Chip Select attivo basso
    sclk     : in  std_logic;      -- clock generato dal PS
    mosi     : in  std_logic;      -- dato PS - PL
    miso     : out std_logic;      -- dato PL - PS
    -- dati ricevuti
    rx_data  : out std_logic_vector(7 downto 0);
    rx_valid : out std_logic;
    -- dati da trasmettere
    tx_data  : in  std_logic_vector(7 downto 0)
  );
end spi_slave;
```

clk: Clock interno veloce (100 MHz) per sincronizzazione robusta

sclk: Clock SPI più lento dal master

Dichiarazione Segnali

```
architecture Behavioral of spi_slave is
  type spi_state_type is (IDLE, SHIFT);
  signal state : spi_state_type := IDLE;

  signal bit_cnt : integer range 0 to 7 := 7;
  signal shift_in : std_logic_vector(7 downto 0) := (others => '0');
  signal shift_out : std_logic_vector(7 downto 0) := (others => '0');
  signal sclk_prev : std_logic := '0';
```

```
-- rilevamento fronti di SCLK
sclk_prev <= sclk;

case state is
  when IDLE =>
    miso <= '0';
    bit_cnt <= 7;

    if ss_n = '0' then
      -- Inizia transazione SPI
      shift_out <= tx_data;
      miso <= tx_data(7); -- mette subito il primo bit
      state <= SHIFT;
    end if;

  when SHIFT =>
    if ss_n = '1' then
      -- Fine transazione, segnala dato ricevuto
      rx_valid <= '1';
      rx_data <= shift_in;
      state <= IDLE;
    else
      -- Campiona MOSI sul fronte di salita
      if sclk_prev = '0' and sclk = '1' then
        shift_in(bit_cnt) <= mosi;
      end if;

      -- Aggiorna MISO sul fronte di discesa
      if sclk_prev = '1' and sclk = '0' then
        if bit_cnt > 0 then
          bit_cnt <= bit_cnt - 1;
          miso <= shift_out(bit_cnt - 1);
        else
          -- Ultimo bit trasmesso, resta a bit_cnt=0
          bit_cnt <= 0;
        end if;
      end if;
    end if;
end case;
```

Implementazione interfaccia di comunicazione SPI

Gestione Reset e Stato IDLE

```
process(clk, reset)
begin
  if reset = '1' then
    -- Reset asincrono
    state <= IDLE;
    bit_cnt <= 7;
    shift_in <= (others => '0');
    shift_out <= (others => '0');
    sclk_prev <= '0';
    rx_valid <= '0';
    miso <= '0';
  end if;

  elsif rising_edge(clk) then
    -- default
    rx_valid <= '0';

    -- rilevamento fronti di SCLK
    sclk_prev <= sclk;

    case state is
      when IDLE =>
        miso <= '0';
        bit_cnt <= 7;

        if ss_n = '0' then
          -- Inizia transazione SPI
          shift_out <= tx_data;
          miso <= tx_data(7); -- mette subito il primo bit
          state <= SHIFT;
        end if;
      end case;
    end if;
  end process;
```

Il primo bit viene messo su MISO immediatamente per rispettare il timing di $CPHA=0$

Stato SHIFT - Trasferimento Bit

```
when SHIFT =>
  if ss_n = '1' then
    -- Fine transazione, segnala dato ricevuto
    rx_valid <= '1';
    rx_data <= shift_in;
    state <= IDLE;
  else
    -- Campiona MOSI sul fronte di salita
    if sclk_prev = '0' and sclk = '1' then
      shift_in(bit_cnt) <= mosi;
    end if;

    -- Aggiorna MISO sul fronte di discesa
    if sclk_prev = '1' and sclk = '0' then
      if bit_cnt > 0 then
        bit_cnt <= bit_cnt - 1;
        miso <= shift_out(bit_cnt - 1);
      else
        -- Ultimo bit trasmesso, resta a bit_cnt=0
        bit_cnt <= 0;
      end if;
    end if;
  end if;
end if;
```

Timing Critico

8 cicli di SCLK per trasferire 8 bit

Ogni bit campionato/aggiornato sui fronti corretti

(il campionamento viene eseguito sul fronte di salita)

rx_valid si attiva per 1 ciclo di clk al termine

Procedura spi_transfer


```
procedure spi_transfer (  
    signal ss      : out std_logic;  
    signal sclk_out : out std_logic;  
    signal mosi_out : out std_logic;  
    signal miso_in  : in  std_logic;  
    constant tx_byte : in std_logic_vector(7 downto 0);  
    variable rx_byte : out std_logic_vector(7 downto 0)  
) is  
begin  
    -- Attivo chip select  
    ss <= '0';  
    wait for SCLK_PERIOD;  
  
    -- Trasferimento 8 bit  
    for i in 7 downto 0 loop  
        -- Imposto MOSI  
        mosi_out <= tx_byte(i);  
        wait for SCLK_PERIOD/2;  
  
        -- Fronte di discesa SCLK, slave aggiorna MISO  
        sclk_out <= '0';  
    end loop;  
  
    -- Disattivo chip select  
    wait for SCLK_PERIOD;  
    ss <= '1';  
    wait for SCLK_PERIOD;  
end procedure;  
  
    -- Fronte di salita SCLK  
    sclk_out <= '1';  
    wait for SCLK_PERIOD/4;  
  
    -- Campiona MISO a metà del periodo alto  
    rx_byte(i) := miso_in;  
    wait for SCLK_PERIOD/4;
```

Test Eseguiti

Test 1: Master invia 0xA5, Slave risponde 0x5A

Test 2: Master invia 0x3C, Slave risponde 0xF0

Implementazione interfaccia di comunicazione SPI



1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

Acquisizione di un segnale analogico tramite l'XADC

Voltarel Nicola




XADC è un blocco contenuto all'interno dell'FPGA il quale include due adc a 12 bit, capaci di frequenza di campionamento fino a 1 MSps.

Gli adc hanno accesso a 17 input analogici esterni (di cui 16 sono gli input ausiliari) e posseggono diversi sensori capaci di misurare la tensione di alimentazione e la temperatura del die di silicio

Event Mode

Questa modalità di funzionamento permette all'XADC di avviare il campionamento soltanto dopo la ricezione di un segnale di trigger.



i segnali di trigger responsabili delle acquisizioni dell'ADC vengono generati tramite una ISR a sua volta avviata dall'interrupt di un timer opportunamente configurato.

l'immagine seguente mostra la parte saliente della configurazione del timer

```
193 // Setup interrupt system
194 Status = SetupInterruptSystem(&GicInstance, &TimerInstance);
195 if (Status != XST_SUCCESS) {
196     cout << "setup interrupt fallito" << endl;
197     return XST_FAILURE;
198 }
199
200 // Calcola valore di load per il periodo desiderato
201 LoadValue = (TIMER_CLOCK_HZ / 1000000) * PERIODO_MS;
202 XScuTimer_LoadTimer(&TimerInstance, LoadValue);
203
204 // Abilita modalita auto-reload e interrupt
205 XScuTimer_EnableAutoReload(&TimerInstance);
206 XScuTimer_EnableInterrupt(&TimerInstance);
```

```
void TimerIntrHandler(void* CallbackRef)
{
    u32 status;

    XScuTimer* TimerInstancePtr = (XScuTimer*)CallbackRef;

    XScuTimer_ClearInterruptStatus(TimerInstancePtr);


    // invia l'impulso alla porta CONVST per avviare la conversione
    XGpioPs_WritePin(&GpioInstance, CONVST_PIN, 1 /*high*/);
    XGpioPs_WritePin(&GpioInstance, CONVST_PIN, 0 /*Low*/);
}
```

Sezione dell'ISR che invia il segnale di trigger

Test di laboratorio




solo XADC




Segnale in uscita dal generatore di funzione

grafico dei dati raccolti con l'adc



Segnale campionato del Zynq-7000

Solo timer interrupt




Per questo test è stato impostato, da codice, un periodo del timer pari a 10 ms e da come si può vedere la frequenza mostrata dall'oscilloscopio corrisponde perfettamente al risultato aspettato

Test di laboratorio



Programma completo 1/2




Test di laboratorio




Programma completo (segnale a 100 KHz e campionamento a 1 MHz)

Segnale analogico



Segnale campionato



1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

Filtri Digitali

Pennacchio Francesco




Filtro IIR Passa Basso



- Filtro del I ordine
- $f_s = 500\text{Khz}$
- $f_c = 5\text{Khz}$
- $H(s) = \frac{1}{1+sT}$




Risposta in Frequenza (Passa-Basso Primo Ordine)



```

22 library IEEE;
23 use IEEE_SVD_LOGIC_1164.ALL;
24 use IEEE.NUMERIC_STD.ALL;
25
26 -- fsample = 500KHz
27 -- fcut = 5 kHz
28 entity IIR_LPF is
29     generic(
30         a_val : integer := 30831; -- 1.16 format of 0.940
31         b_val : integer := 1937;  -- 1.16 format of 0.059
32         N : integer := 16;       -- in bit
33         M : integer := 16;       -- out bit
34         z : integer := 16;       -- constant format
35     );
36     port (
37         clk : in std_logic;
38         res : in std_logic;
39         in_data : in std_logic_vector(N-1 downto 0);
40         out_data : out std_logic_vector(M-1 downto 0)
41     );
42 end IIR_LPF;
43
44 architecture Behavioral of IIR_LPF is
45     constant a : signed(z-1 downto 0) := to_signed(a_val, z);
46     constant b : signed(z-1 downto 0) := to_signed(b_val, z);
47
48     begin
49
50     lpf : process (res, clk)
51
52         variable v_yk : signed(M-1 downto 0) := (others => '0');
53         variable v_sum_a : signed(N+2 downto 0) := -- 33 bit per a * y[k-1]
54         variable v_sum_b : signed(N+2 downto 0) := -- 33 bit per b * x[k]
55         variable v_total : signed(N+2 downto 0) := -- 33 bit per la somma totale
56
57         begin
58             if res = '1' then
59                 out_data <= (others => '0');
60                 v_yk := (others => '0');
61
62             elsif rising_edge(clk) then
63                 -- Step 1: calcola a * y[k-1]
64                 v_sum_a := a * resize(v_yk, N+1);
65             elsif rising_edge(clk) then
66                 -- Step 1: calcola a * y[k-1]
67                 v_sum_a := a * resize(v_yk, N+1);
68                 -- Step 2: calcola b * x[k]
69                 v_sum_b := b * resize(signed(in_data), N+1);
70                 -- Step 3: somma i due contributi
71                 v_total := v_sum_a + v_sum_b;
72                 -- Step 4: metrai il risultato in Q15.0 (scala da Q15.15)
73                 v_yk := v_total(30 downto 15);
74                 -- Step 5: aggiornare output
75                 out_data <= std_logic_vector(v_yk);
76             end if;
77         end process;
78     end Behavioral;
79
80 end IIR_LPF;
81

```







Filtro IIR Passa Alto



- Filtro 1 ordine
- $f_s = 500\text{KHz}$
- $f_c = 5\text{KHz}$
- $H(s) = \frac{sT}{1+sT}$

```
21 library IEEE;
22 use IEEE.Std_Logic_1164_All;
23 use IEEE.Numeric_Sds_All;
24
25 entity iir_hpf is -- fsample = 500 KHz, fcut = 5 KHz
26 generic (
27     N : integer := 16;
28     M : integer := 16;
29     L : integer := 16;
30     a_val : integer := 30831 -- 1.15 format
31 );
32 port (
33     in_data : in std_logic_vector(N-1 downto 0);
34     out_data : out std_logic_vector(M-1 downto 0);
35     clk : in std_logic;
36     res : in std_logic
37 );
38 end iir_hpf;
39
40 architecture Behavioral of iir_hpf is
41     signal past_in : signed(N-1 downto 0) := (others => '0');
42     constant a : signed(L-1 downto 0) := to_signed(a_val, L);
43
44 begin
45
46     hpf : process (res, clk)
47         variable v_yk : signed(M-1 downto 0) := (others => '0');
48         variable v_temp : signed(M downto 0); -- 17 bit per evitare overflow nella somma
49         variable v_sum : signed(M+L downto 0); -- 33 bit per il prodotto
50     begin
51         if res = '1' then
52             out_data <= (others => '0');
53             past_in <= (others => '0');
54             v_yk := (others => '0');
55
56         elsif rising_edge(clk) then
57             -- Step 1: calcola yk = s[n] - s[n-1] con gestione overflow
58             v_temp := resize(v_yk, M+1) + resize(signed(in_data), M+1) - resize(past_in, M+1);
59
60             -- Step 2: moltiplica per a
61             v_sum := a * v_temp;
62
63             -- Step 3: estrai il risultato in Q15.0 (scala da 15.15)
64             v_yk := v_sum(30 downto 15);
65
66             -- Step 4: aggiorna output e stato
67             out_data <= std_logic_vector(v_yk);
68             past_in <= signed(in_data);
69
70         end if;
71     end process;
72 end Behavioral;
```







Filtro IIR Notch



- Filtro del II ordine
- $f_s = 500\text{KHz}$
- $f_{\text{notch}} = 5\text{KHz}$
- Smorzamento = 0.5
- $H(z) = \frac{b_0 + b_1 \cdot z^{-1} + b_2 \cdot z^{-2}}{1 + a_1 \cdot z^{-1} + a_2 \cdot z^{-2}}$
- $y[n] = b_0 \cdot x[n] + b_1 \cdot x[n-1] + b_2 \cdot x[n-2] - a_1 \cdot y[n-1] - a_2 \cdot y[n-2]$

```

32 library IEEE;
33 use IEEE.StdLogicVec all;
34 use IEEE.NUMERIC_STD all;
35
36 entity iir_notch_filter is
37     generic (
38         N : integer := 16;
39         M : integer := 16;
40         K : integer := 16;
41         S0_val : integer := 8192; -- 3.12 format of 1
42         S1_val : integer := -16384; -- 1.998
43         S2_val : integer := 8192; -- 2
44         S3_val : integer := -16384; -- 1.998
45         S4_val : integer := 7857; -- 0.569
46     );
47     port (
48         clk : in std_logic;
49         rst : in std_logic;
50         in_data : in std_logic_vector(M-1 downto 0);
51         out_data : out std_logic_vector(M-1 downto 0);
52     );
53 end iir_notch_filter;
54
55 architecture Behavioral of iir_notch_filter is
56     -- Tipi per coefficienti
57     type t_coeff_in is array (0 to 2) of signed(1-1) downto 0;
58     type t_coeff_out is array (0 to 2) of signed(1-1) downto 0;
59
60     -- Coefficienti costanti
61     constant coeff_in : t_coeff_in := (
62         0 => to_signed(S0_val, 1),
63         1 => to_signed(S1_val, 1),
64         2 => to_signed(S2_val, 1)
65     );
66
67     constant coeff_out : t_coeff_out := (
68         0 => to_signed(S3_val, 1),
69         1 => to_signed(S4_val, 1)
70     );
71
72     -- Shift register per ingressi (M-1), (M-2)
73     signal x1 : signed(M-1) downto 0; -- (others => '0'); -- (M-1)
74     signal x2 : signed(M-1) downto 0; -- (others => '0'); -- (M-2)
75
76     -- Shift register per uscite (M-1), (M-2)
77     signal y1 : signed(M-1) downto 0; -- (others => '0'); -- (M-1)
78     signal y2 : signed(M-1) downto 0; -- (others => '0'); -- (M-2)
79
80 begin
81
82     -- Processo principale con variabili
83     process(clk, rst)
84         variable s0_var : signed(M-1) downto 0;
85         variable mult_b0 : signed(M-1) downto 0;
86         variable mult_b1 : signed(M-1) downto 0;
87         variable mult_b2 : signed(M-1) downto 0;
88         variable mult_a1 : signed(M-1) downto 0;
89         variable mult_a2 : signed(M-1) downto 0;
90         variable s0 : signed(1) downto 0; -- 34 bit per sicurezza
91         variable y0_var : signed(M-1) downto 0;
92     begin
93         if rst = '1' then
94             s0_var := signed(in_data);
95
96             mult_b0 := coeff_in(0) * s0_var;
97             mult_b1 := coeff_in(1) * s0;
98             mult_b2 := coeff_in(2) * s0;
99             mult_a1 := coeff_out(0) * y1;
100            mult_a2 := coeff_out(1) * y2;
101
102            -- Decimo a 34 bit
103            s0 := resize(mult_b0, 34) + resize(mult_b1, 34) + resize(mult_b2, 34);
104            -- restano(mult_a1, 34) + restano(mult_a2, 34);
105
106            -- SCALING CORRETTO per formato 3.12 diviso per 2^12
107            y0_var := s0(12) downto 0;
108
109            s0 <= s1;
110            s1 <= s0_var;
111
112            out_data <= std_logic_vector(y0_var);
113        end if;
114    end process;
115
116 end Behavioral;
    
```







Filtro FIR Passa Basso



- Ordine 50
- $f_s = 500\text{KHz}$
- $f_c = 5\text{KHz}$
- $B = \text{fir1}(N_order, Wn, 'low');$

```
22 : library IEEE;
23 : use IEEE.STD_LOGIC_1164.ALL;
24 :
25 :
26 : use IEEE.NUMERIC_STD.ALL;
27 :
28 : entity fir_lpf is
29 :
30 :   generic (
31 :     N : integer := 16;
32 :     M : integer := 14;
33 :     s : integer := 12;
34 :     ncoeff : integer := 50);
35 :   Port (
36 :     clk : in std_logic;
37 :     res : in std_logic;
38 :     in_data : in std_logic_vector (M-1 downto 0);
39 :     out_data : out std_logic_vector (M-1 downto 0));
40 : end fir_lpf;
41 :
42 : architecture Behavioral of fir_lpf is
43 :
44 :
45 :   type t_coeff is array (0 to ncoeff) of integer;
46 :   constant coeff : t_coeff := (
47 :     9, 9, 11, 13, 17, 21, 26, 32, 39,
48 :     47, 56, 65, 74, 84, 93, 103, 112, 121,
49 :     130, 137, 144, 150, 154, 158, 160, 160, 160,
50 :     158, 154, 150, 144, 137, 130, 121, 112, 103,
51 :     93, 84, 74, 65, 56, 47, 39, 32, 26,
52 :     21, 17, 13, 11, 9, 9
53 :   );
54 :
55 :   type t_data is array (0 to ncoeff-1) of signed (M-1 downto 0);
56 :   signal a_data : t_data := (others => '0');
57 :
58 :   type t_mult is array (0 to ncoeff-1) of signed (M-1 downto 0);
59 :   signal a_mult : t_mult := (others => '0');
60 :
61 :   signal add : signed (M-1 downto 0) := (others => '0');
62 :   signal acc : signed (M+1 downto 0) := (others => '0'); --lpf/lpf
63 :
64 :   -- Multiplicazioni
65 :   mult : process (res, clk)
66 :   begin
67 :     if res = '1' then
68 :       a_mult <= (others => '0');
69 :       elsif rising_edge(clk) then
70 :         for k in 0 to ncoeff-1 loop
71 :           a_mult(k) <= a_data(k) * to_signed(coeff(k), s);
72 :         end loop;
73 :       end if;
74 :     end process;
75 :
76 :   -- Shift register
77 :   shift_register : process (clk, res)
78 :   begin
79 :     if res = '1' then
80 :       a_data <= (others => '0');
81 :       elsif rising_edge(clk) then
82 :         for k in ncoeff-1 downto 1 loop
83 :           a_data(k) <= a_data(k-1);
84 :         end loop;
85 :         a_data(0) <= signed(in_data);
86 :       end if;
87 :     end process;
88 :
89 :   -- Sum
90 :   sum : process (res, clk)
91 :   variable acc_var : signed (M+1 downto 0);
92 :   begin
93 :     if res = '1' then
94 :       acc <= (others => '0');
95 :       out_data <= (others => '0');
96 :       elsif rising_edge(clk) then
97 :         acc_var := (others => '0');
98 :         for k in 0 to ncoeff-1 loop
99 :           acc_var := acc_var + a_mult(k);
100 :         end loop;
101 :         acc <= acc_var;
102 :         add <= acc_var(27 downto 12); --lpf shift
103 :         out_data <= std_logic_vector(add);
104 :       end if;
105 :     end process;
106 : end architecture Behavioral;
```



Filtro FIR Passa Alto







- Ordine 50
- $f_s = 500\text{KHz}$
- $f_c = 5\text{KHz}$
- $B = \text{fir1}(N_order, Wn, 'high');$

```

22: library IEEE;
23: use IEEE STD_LOGIC_1164.ALL;
24:
25: use IEEE NUMERIC_STD.ALL;
26:
27:
28: entry fir_lpf is
29:
30: generic (
31:   N : integer := 14;
32:   M : integer := 14;
33:   L : integer := 12;
34:   nocoeff : integer := 50;
35: )
36: port (
37:   clk : in std_logic;
38:   res : in std_logic;
39:   in_data : in std_logic_vector (M-1 downto 0);
40:   out_data : out std_logic_vector (M-1 downto 0);
41: );
42: end fir_lpf;
43:
44: architecture Behavioral of fir_lpf is
45:   type t_coeff is array (0 to nocoeff) of integer; --coefficiente hpf 1.11 format
46:   constant coeff : t_coeff := (
47:     2, 2, 3, 3, 4, 5, 6, 8, 10,
48:     11, 13, 16, 18, 20, 23, 26, 27, 29,
49:     31, 33, 35, 36, 37, 38, 39, -2004, 39,
50:     36, 37, 36, 35, 33, 31, 29, 27, 26,
51:     23, 20, 18, 16, 13, 11, 10, 8, 6,
52:     5, 4, 3, 3, 2, 2
53:   );
54:
55:   type t_data is array (0 to nocoeff-1) of signed (M-1 downto 0);
56:   signal s_data : t_data := (others => (others => '0'));
57:
58:   type t_mult is array (0 to nocoeff-1) of signed (M+1 downto 0);
59:   signal s_mult : t_mult := (others => (others => '0'));
60:
61:   signal add : signed (M+1 downto 0) := (others => '0');
62:   signal acc : signed (M+1 downto 0) := (others => '0'); --lpf
63:
64:
65:   -- Multiplicazione
66:   mult : process (res, clk)
67:   begin
68:     if res = '1' then
69:       s_mult <= (others => '0');
70:       elsif rising_edge(clk) then
71:         for k in 0 to nocoeff-1 loop
72:           s_mult(k) <= s_data(k) * to_signed(coeff(k), 31);
73:         end loop;
74:       end if;
75:     end process;
76:
77:   -- Shift register
78:   shift_register : process (clk, res)
79:   begin
80:     if res = '1' then
81:       s_data <= (others => (others => '0'));
82:       elsif rising_edge(clk) then
83:         for k in nocoeff-1 downto 1 loop
84:           s_data(k) <= s_data(k-1);
85:         end loop;
86:         s_data(0) <= signed(s_mult);
87:       end if;
88:     end process;
89:
90:   -- Sum
91:   sum : process (res, clk)
92:   variable acc_var : signed (M+1 downto 0);
93:   begin
94:     if res = '1' then
95:       add <= (others => '0');
96:       acc <= (others => '0');
97:       out_data <= (others => '0');
98:       for k in 0 to nocoeff-1 loop
99:         acc_var := acc_var + s_mult(k);
100:       end loop;
101:       acc <= acc_var;
102:       add <= acc_var(26 downto 11); --hpf shift
103:       out_data <= std_logic_vector(add);
104:     end if;
105:   end process;
106:
107: end Behavioral;


```



Filtro FIR Notch






- Ordine 100
- $f_s = 500\text{Khz}$
- $f_{\text{notch}} = 10\text{Khz}$
- $B = \text{fir1}(N_order, [Wn1 Wn2], 'stop');$



```

22 library IEEE;
23 use IEEE.STD_LOGIC_1164.ALL;
24
25 use IEEE.NUMERIC_STD.ALL;
26
27 entity fir_notch is
28
29 generic (
30     N : integer := 10;
31     N1 : integer := 10;
32     N2 : integer := 10;
33     N3 : integer := 10;
34     Ncoeff : integer := 50;
35     Ports : (
36         clk : in std_logic;
37         res : in std_logic;
38         in_data : in std_logic_vector (N-1 downto 0);
39         out_data : out std_logic_vector (N-1 downto 0));
40
41 end fir_notch;
42
43 type t_coeff is array (0 to (Ncoeff/Ncoeff)) of integer; -- Coefficienti FIR notch, formato i:1
44 constant coeff : t_coeff := (
45     -1, -1, -1, -1, -1, -1, -1, -1, -1, -1,
46     0, 0, 0, 1, 1, 2, 2, 3, 4, 5,
47     5, 6, 7, 8, 8, 9, 9, 9, 9, 9,
48     8, 8, 7, 6, 5, 3, 2, 0, -1, -3,
49     -5, -7, -9, -10, -12, -13, -14, -15, -16, -16,
50     -20, -16, -14, -13, -14, -13, -12, -10, -9, -7,
51     -5, -3, -1, 0, 2, 3, 5, 6, 7, 8,
52     9, 9, 9, 9, 9, 9, 9, 9, 7, 6,
53     5, 4, 3, 2, 1, 1, 0, 0,
54     0, -1, -1, -1, -1, -1, -1, -1, -1, -1,
55     -1
56 );
57
58 type t_data is array (0 to 100) of signed (N-1 downto 0);
59 signal s_data : t_data := (others => '0');
60
61 type t_mult is array (0 to 100) of signed (N+1 downto 0);
62 signal s_mult : t_mult := (others => '0');
63
64 signal add : signed (N-1 downto 0) := (others => '0');
65 signal acc : signed (N+1 downto 0) := (others => '0');
66
67 begin
68
69     mult : process (res, clk)
70     begin
71         if res = '1' then
72             s_mult <= (others => (others => '0'));
73             elsif rising_edge(clk) then
74                 for k in 0 to 100 loop
75                     s_mult(k) <= s_data(k) * to_signed(coeff(k), 2);
76                 end loop;
77             end if;
78         shift_register : process (clk, res)
79         begin
80             if res = '1' then
81                 s_data <= (others => (others => '0'));
82             elsif rising_edge(clk) then
83                 for k in 100 downto 1 loop
84                     s_data(k) <= s_data(k-1);
85                 end loop;
86                 s_data(0) <= signed(in_data);
87             end if;
88         end process;
89     end process;
90
91     sum : process (res, clk)
92     variable acc_var : signed (N+1 downto 0);
93     begin
94         if res = '1' then
95             add <= (others => '0');
96             acc <= (others => '0');
97             out_data <= (others => '0');
98             elsif rising_edge(clk) then
99                 acc_var := acc_var + s_mult(k);
100                for k in 0 to 100 loop
101                    acc_var := acc_var + s_mult(k);
102                end loop;
103                acc <= acc_var;
104                add <= acc_var(26 downto 11); --hpf/notch shift
105                out_data <= std_logic_vector(add);
106            end if;
107        end process;
108    end Behavioral;
109

```



1222·2022
800
ANNI



UNIVERSITÀ
DEGLI STUDI
DI PADOVA

GRAZIE PER L'ATTENZIONE





UNIVERSITÀ
DEGLI STUDI
DI PADOVA