
Università degli Studi di Padova – Dipartimento di Ingegneria dell'Informazione
Corso di Laurea in Ingegneria Elettronica

Relazione per la prova finale
«Circuiti a specchio di corrente a BJT: analisi in frequenza»

Relatore: Prof. Leopoldo Rossetto

Laureando: Nicola Ruzzon
Matricola n.: 2073885

Padova, 22/07/2026

Circuiti a specchio di corrente: rappresentano una delle principali realizzazioni pratiche dei generatori ideali di corrente. Sono ampiamente usati nei circuiti integrati analogici.




Diagramma a blocchi di circuiti a specchio di corrente


Applicazioni:

- Imporre una **corrente di polarizzazione**.
- **Replicare segnali AC e DC**.
- Come **carichi attivi**, ossia per avere una resistenza elevata ai piccoli segnali con bassa caduta di tensione in continua.

INTRODUZIONE

Comportamento ideale: una corrente di riferimento è replicata in uscita con **guadagno unitario**, o un preciso rapporto di riflessione, **indipendentemente dalla tensione applicata** in uscita.

Problema: nella pratica i **limiti fisici dei transistor** fanno sì che lo specchio si discosti dal comportamento ideale.



Modello a π -ibrido del BJT

Non idealità dello specchio di corrente:

- **Dipendenza della corrente di uscita dalla tensione di uscita.**
- **Errore di guadagno o riflessione:**
 - Errore sistematico
 - Errore casuale
- **Compliance voltage.**
- **Tensione di ingresso.**

OBIETTIVO DEL LAVORO

Punti di indagine:

- **Transcaratteristica** $I_{OUT} = f(I_{IN})$ di cui si valuta anche il guadagno di corrente in continua $\frac{I_{OUT}}{I_{IN}}$.
- **Caratteristica statica di uscita** $I_{OUT} - V_{OUT}$ per una corrente I_{IN} fissa e attraverso cui si valuta anche la **compliance voltage** V_{OUT_min} .
- **Risposta in frequenza** $A_i(j\omega)$: guadagno di corrente AC ai piccoli segnali.
- **Impedenza di uscita** $Z_{out}(j\omega)$, di cui si considera anche il valore in continua R_{out} .
- **Tensione di ingresso** V_{IN} necessaria per la polarizzazione dello specchio.




Condizioni di test:


- $I_{IN} = 1mA$.
- $V_{CC} = 15V$.
- $V_{OUT} = V_{CC}$ (per lo studio della caratteristica statica di uscita i $V_{OUT} = 0 \div V_{CC}$).
- **Transistor 2N2222**, i parametri utilizzati sono stati ricavati dal datasheet considerando $I_C = 1mA$ e $T_{amb} \simeq 25^\circ C$.

Metodo di analisi:

- Studio in DC con determinazione di transcaratteristica e guadagno.
- Derivazione di risposta in frequenza e impedenza di uscita dello specchio elementare.
- **Simulazione SPICE** di caratteristica statica di uscita, risposta in frequenza e impedenza di uscita.

β_F	β_0	$V_{BE_{on}}$	$V_{CE_{sat}}$	V_A	f_T	I_{IN}	V_{CC}
225	225	0.7V	0.1V	100V	80MHz	1mA	15V





Transcaratteristica:

Per un singolo BJT vale: $I_C = I_S e^{V_{BE}/V_T} \left(1 + \frac{V_{CE}}{V_A}\right)$

→ Ipotezzando i **transistor dello specchio identici** (ad esclusione di I_S) e alla **stessa temperatura**:

$$I_{OUT} = I_{IN} \frac{I_{S2}}{I_{S1}} \frac{\left(1 + \frac{V_{CE2} - V_{CE1}}{V_A}\right)}{1 + \frac{I_{S2}}{I_{S1}} \left(1 + \frac{V_{CE2} - V_{CE1}}{V_A}\right)} \approx I_{IN} \frac{I_{S2}}{I_{S1}} \left(\frac{\beta_F}{2 + \beta_F}\right) \left(1 + \frac{V_{CE2} - V_{CE1}}{V_A}\right)$$

$$\text{Se } \beta_F \rightarrow \infty, V_A \rightarrow \infty \Rightarrow I_{OUT} = \frac{I_{S2}}{I_{S1}} I_{IN}$$

Errore sistematico: nella pratica, in condizione di **matching**, due termini impattano sulla precisione dello specchio di corrente:

$\left(\frac{\beta_F}{2 + \beta_F}\right) \rightarrow$ errore sistematico dovuto al **valore finito di β_F**

$\left(1 + \frac{V_{CE2} - V_{CE1}}{V_A}\right) \rightarrow$ errore sistematico legato all'**effetto Early**

MATCHING DEI TRANSISTOR

Errore casuale: si valuta per transistor nominalmente identici ed è dovuto a **mismatch** non intenzionali per:

- Variazioni termiche.
- Tolleranze nei processi di produzione che determinano parametri diversi tra i transistor.

→ **Soluzione:** utilizzare BJT sullo stesso chip di silicio con opportune accortezze di layout migliora matching e quindi precisione di specchiamento in DC e AC. **Esempio:** dispositivi **dual transistor**.



Valutazione:

- Complicata tramite simulazione SPICE.
- Stima effetto di mismatch termici sulla corrente di saturazione:

$$I_S = qS \frac{D_B}{W_B} \frac{n_i^2}{N_B} = \Gamma n_i^2$$

$$n_i^2 = BT^3 e^{-\frac{E_G}{kT}}$$

$$\frac{I_{S2}}{I_{S1}}(\Delta T) = \left(\frac{T_1 + \Delta T}{T_1} \right)^3 e^{\frac{E_G}{k} \left(\frac{1}{T_1} - \frac{1}{T_1 + \Delta T} \right)}$$



Studio in regime DC:

- Forte errore per l'effetto Early
- Pendenza caratteristica statica di uscita = $1/r_o$.
- Errore di β_F trascurabile nel punto di lavoro.
- Compliance voltage.


Studio in regime AC:

- **Risposta in frequenza:** filtro passa-basso RC del primo ordine con errore di guadagno in banda.
- **Impedenza di uscita:** rete RC parallelo con $R=R_{out}$


$$I_{OUT} \simeq I_{IN} \left(\frac{\beta_F}{2 + \beta_F} \right) \left(1 + \frac{V_{OUT} - V_{BE}}{V_A} \right) \quad \text{per } V_{OUT} \geq V_{OUT_min}$$

$$A_i(s) = \frac{\beta_0 r_{\pi 1} r_{o 1}}{r_{\pi 1} r_{\pi 2} + r_{\pi 1} r_{o 1} + r_{\pi 2} r_{o 1} (1 + \beta_0)} \cdot \frac{1 - s \frac{c_\mu}{g_{m 2}}}{1 + s(c_{\pi 1} + c_{\pi 2} + c_\mu) \left(\frac{r_{\pi 1} r_{\pi 2} r_{o 1}}{r_{\pi 1} r_{\pi 2} + r_{\pi 1} r_{o 1} + r_{\pi 2} r_{o 1} (1 + \beta_0)} \right)}$$

$$Z_{out}(s) = r_{o 2} \frac{1 + s \frac{c_{\pi 1} + c_{\pi 2} + c_\mu}{\left(\frac{1}{r_{\pi 2}} + \frac{1}{r_{o 1}} + \frac{1 + \beta_{o 1}}{r_{\pi 1}} \right)}}{1 + s \frac{c_{\pi 1} + c_{\pi 2} + c_\mu \left(1 + r_{o 2} \left(g_{m 2} + \frac{1}{r_{\pi 2}} + \frac{1}{r_{o 1}} + \frac{1 + \beta_{o 1}}{r_{\pi 1}} \right) \right)}{\left(\frac{1}{r_{\pi 2}} + \frac{1}{r_{o 1}} + \frac{1 + \beta_{o 1}}{r_{\pi 1}} \right)}} + s^2 \frac{c_\mu (c_{\pi 1} + c_{\pi 2}) r_{o 2}}{\left(\frac{1}{r_{\pi 2}} + \frac{1}{r_{o 1}} + \frac{1 + \beta_{o 1}}{r_{\pi 1}} \right)}$$




CONFIGURAZIONI ALTERNATIVE: RESISTENZE DI EMETTITORE E BUFFER



Specchio in versione base con resistenze di emettitore

- **Feedback negativo** introdotto dalle resistenze, **compensa l'effetto Early** e altri **mismatch** delle correnti di collettore.
- Non corregge l'errore sistematico legato a β_F .
- $V_{R_E} \approx 10V_T \rightarrow R_E = 250\Omega$


$$I_{OUT} = I_{IN} \frac{\left(1 + I_{IN} \frac{R_E}{V_T}\right) \left(1 + \frac{V_{CE2} - V_{CE1}}{V_A}\right)}{1 + I_{IN} \frac{R_E}{V_T} \left(1 + \frac{V_{CE2} - V_{CE1}}{V_A}\right)} \quad (\beta_F \rightarrow \infty)$$



Specchio con buffer per le correnti di base

- **Buffer per ridurre l'errore sistematico legato a β_F** di un fattore $1 + \beta_{Fb}$.
- Non corregge l'errore dovuto all'effetto Early.
- Può essere necessario aumentare la corrente su Q_b per un maggiore guadagno (in questo caso $I_P = 0$).


$$I_{OUT} = I_{IN} \frac{\beta_F(1 + \beta_{Fb})}{2 + \beta_F(1 + \beta_{Fb})} - I_P \frac{\beta_F}{2 + \beta_F(1 + \beta_{Fb})} \quad (V_A \rightarrow \infty)$$




$$I_{OUT} = \frac{V_T}{2R_E} \left(-1 + \sqrt{1 + I_{IN} \frac{4R_E}{V_T}} \right) \quad (\beta_F, V_A \rightarrow \infty)$$

Specchio di Widlar


- Genera una **frazione della corrente di riferimento**, con rapporto definito dalla resistenza di emettitore secondo la relazione: $R_E = \frac{V_T}{I_{OUT}} \ln \left(\frac{I_{IN}}{I_{OUT}} \right)$
- Parzialmente comparabile alle altre topologie circuitali.
- **Fortemente non lineare** per la sua asimmetria circuitale.



Transcaratteristica
simulata per specchio
con resistenze




Transcaratteristica
simulata per
specchio di Widlar



Transcaratteristica
calcolata con
approssimazioni per
specchio di Widlar


CONFIGURAZIONI ALTERNATIVE: CASCODE E WILSON



Specchio in configurazione cascode

- **Altissima resistenza di uscita** per l'aggiunta di uno stadio base comune (Q_2).
- **Peggioramento dell'errore legato a β_F** per la maggiore componente di correnti di base.
- **Maggior costo in termini di area** occupata su silicio.

$$I_{OUT} = I_{IN} \frac{\beta_F^2}{\beta_F^2 + 4\beta_F + 2} \quad (V_A \rightarrow \infty)$$




Specchio di Wilson in versione a 4 transistor

- **Altissima resistenza di uscita.**
- **Feedback negativo** tramite i transistor Q_3 e Q_4 che elimina l'errore legato a β_F e l'aumento di I_{C2} per l'effetto Early.
- **Maggior costo in termini di area** occupata su silicio.
- **Esiste in versione a tre transistor** ma con minore precisione.

$$I_{OUT} = I_{IN} \frac{\beta_F^2 + 2\beta_F}{\beta_F^2 + 2\beta_F + 2} \quad (V_A \rightarrow \infty)$$

CARATTERISTICHE STATICHE DI USCITA A CONFRONTO



Osservazioni:

- **L'effetto Early domina l'errore sistematico** di riflessione.


- Per $V_{OUT} > V_{OUT_min}$ la pendenza vale:

$$\left. \frac{di_{OUT}}{dv_{OUT}} \right|_Q = \frac{1}{Z_{out}(0)} = \frac{1}{R_{out}}$$

- L'errore sistematico legato a β_F è rilevante solo per basse tensioni di uscita.

- *Trade-off* tra precisione di riflessione e *compliance voltage*.
- Gli specchi più precisi sono:
 - **Nel punto di lavoro considerato:** specchio con resistenze di emettitore e Wilson.
 - **Per V_{OUT} bassa:** specchio con buffer.


RISPOSTE IN FREQUENZA A CONFRONTO



Osservazioni:

- Risposta equivalente a una **rete RC passa-basso** ad esclusione di Wilson e specchio con Buffer.
- Lo specchio di **Widlar** risulta l'unico circuito fortemente **non lineare**.
- Poiché lineari, gli specchi più precisi nel punto di lavoro in DC si riconfermano i più precisi anche in frequenza.
- Il comportamento a polo dominante è strettamente legato alla **capacità c_π** del BJT.
- Per I_{IN} maggiori si estende la banda passante del BJT e di tutti gli specchi di corrente.

IMPEDENZE DI USCITA A CONFRONTO



Osservazioni:


- Comportamento equivalente a una **rete RC parallelo** con $R = R_{out}$ e valore di C costante.
- Comportamento in alta frequenza invariato.
- Tramite un'analisi OCTC si osserva che la **capacità** c_{μ} domina il comportamento in frequenza:

$$f_p \simeq \frac{1}{2\pi(2 c_{\mu 2} R_{out})}$$

- Massimo sfasamento di -90° raggiunto a frequenze diverse in coerenza al valore di R_{out} .
- Correnti di polarizzazione maggiori implicano una minore R_{out} ma una maggiore banda.

Risultati e considerazioni finali:

- Il valore di β_F finito, l'effetto Early e il matching dei transistor influiscono su precisione di riflessione in DC e AC.
- La **dipendenza dalla tensione** di uscita risulta il problema maggiore.
- c_π è centrale nella **risposta in frequenza** che è di tipo **RC passa-basso**
- c_μ è centrale nell'**impedenza di uscita** che è di tipo **RC parallelo** con trade-off tra massima resistenza e banda.
- Ad esclusione di Widlar tutti i circuiti risultano **lineari**.
- La scelta della **corrente di polarizzazione** è cruciale.



Schema di principio di un OPAMP

- La presenza di numerosi **trade-off** rende la scelta della configurazione più adatta interamente dipendente dalle specifiche progettuali del circuito.