

UNIVERSITÀ DEGLI STUDI DI PADOVA  
Facoltà di Ingegneria  
Corso di Laurea Magistrale in Ingegneria Elettrica



TESI DI LAUREA

**Gestione e controllo  
di un sistema di accumulo misto  
batterie-supercondensatori  
per la propulsione elettrica**

Relatore: CH.MO PROF. GIUSEPPE BUJA  
Correlatore: DOTT. ING. MANUELE BERTOLUZZO

Laureando: RICCARDO MIGLIORINI

Anno Accademico 2010/2011



# Indice

<b>1</b>	<b>Introduzione</b>	<b>1</b>
<b>2</b>	<b>Sistema di propulsione</b>	<b>5</b>
2.1	Batteria . . . . .	7
2.1.1	Definizioni generali . . . . .	7
2.1.2	Caratteristiche e dipendenze elettriche . . . . .	7
2.1.3	Scelta progettuale . . . . .	9
2.1.4	Conoscenza della carica residua in batteria . . . . .	11
2.2	Supercondensatori . . . . .	11
2.2.1	Confronto tra accumulatori . . . . .	11
2.2.2	Scelta progettuale . . . . .	12
2.3	Chopper dc/dc . . . . .	14
2.3.1	Chopper bidirezionale . . . . .	14
2.3.2	Chopper interleaved . . . . .	15
2.3.3	Comando del chopper . . . . .	16
2.3.4	Convenzioni adottate negli schemi . . . . .	17
2.3.5	Scelta progettuale . . . . .	17
2.4	Filtro . . . . .	18
2.5	Resistenza di frenatura . . . . .	18
<b>3</b>	<b>Powertrain</b>	<b>21</b>
3.1	Struttura del controllo . . . . .	21
3.2	Controllo di livello alto . . . . .	21
3.2.1	Verifiche iniziali . . . . .	22
3.2.2	Generazione del riferimento di corrente . . . . .	23

---

3.2.3	Generazione del comando della resistenza di frenatura . . . . .	24
3.3	Controllo di livello basso . . . . .	24
3.3.1	Anello di corrente esterno . . . . .	25
3.3.2	Anello di corrente interno . . . . .	32
<b>4</b>	<b>Simulazione del circuito</b>	<b>37</b>
4.1	Grandezze elettriche nel circuito . . . . .	37
4.2	Simulazione del convertitore dc/dc . . . . .	41
4.3	Simulazione del sistema di controllo . . . . .	44
4.3.1	Prearica dei supercondensatori . . . . .	45
4.3.2	Risposta al gradino . . . . .	47
4.3.3	Risposta al ciclo guida ECE-15 . . . . .	49
<b>5</b>	<b>DSC Texas TMS320F28335</b>	<b>51</b>
5.1	Caratteristiche del DSC TMS320F28335 . . . . .	52
5.1.1	Struttura della CPU . . . . .	52
5.1.2	Gestione della memoria . . . . .	53
5.1.3	Pipeline . . . . .	54
5.1.4	Wait states . . . . .	55
5.1.5	Tipi di indirizzamento . . . . .	55
5.2	Aritmetica in virgola mobile . . . . .	56
5.3	Gestione del clock e sistema di controllo . . . . .	58
5.4	Memorie ed interfacce esterne . . . . .	60
5.5	Gestione degli interrupt . . . . .	62
5.6	Periferiche . . . . .	64
<b>6</b>	<b>Interfaccia del circuito col DSC</b>	<b>67</b>
6.1	Misurazione delle correnti . . . . .	67
6.2	Misura delle tensioni . . . . .	70
6.3	Driver del chopper . . . . .	73
6.4	Ingressi ed uscite digitali . . . . .	78
6.5	Segnalazioni di fault . . . . .	80
6.5.1	Fault dei driver . . . . .	80
6.5.2	Fault di temperatura . . . . .	81
6.5.3	Situazione di emergenza . . . . .	83
6.6	Realizzazione circuitale . . . . .	84
6.6.1	Scheda sviluppo eZdsp F28335 . . . . .	84
6.6.2	Scheda sviluppo PCB . . . . .	84
6.6.3	Scheda sviluppo Driver . . . . .	86
6.7	Connessione delle periferiche . . . . .	87

---

<b>7 Programmazione del DSC</b>	<b>89</b>
7.1 Inizializzazione periferiche . . . . .	89
7.1.1 Configurazione della periferica PWM . . . . .	90
7.1.2 Configurazione della periferica analogico digitale . . . . .	95
7.2 Struttura del programma . . . . .	96
7.2.1 Inizializzazione . . . . .	98
7.2.2 Sequenza di accensione . . . . .	99
7.2.3 Operatività . . . . .	101
7.2.4 Sequenza di spegnimento . . . . .	101
7.2.5 Programma di controllo . . . . .	102
<b>Conclusioni</b>	<b>109</b>
<b>Bibliografia</b>	<b>111</b>



# Capitolo 1

## Introduzione

Negli ultimi anni la società è diventata sensibile ai problemi ambientali e quindi all'impatto che hanno le emissioni nell'ambiente delle industrie, delle abitazioni e dei veicoli nel mondo.

I problemi legati all'inquinamento atmosferico delle nostre città, il superamento dei limiti di pm10, l'incessante rumore o i disagi dovuti alle targhe alterne potrebbero cessare con l'uso delle auto elettriche.

I veicoli elettrici hanno raggiunto delle prestazioni, in termini di velocità e accelerazioni pari ai veicoli con motore ICE (Internal combustion engine), ma presentano il loro punto debole nell'accumulo dell'energia, cioè non è possibile immagazzinare a bordo del veicolo una riserva di energia paragonabile a quella delle auto tradizionali. Di conseguenza il vero problema è la loro ridotta autonomia in termini di percorrenza stradale.

Le batterie sono i dispositivi in cui tipicamente si accumula l'energia. Esse si distinguono in varie tipologie, le più diffuse sono quelle al litio e al piombo gel. Le prime assicurano prestazioni elevate, ma a scapito di un costo elevato, le seconde risultano utilizzare una tecnologia matura ed hanno un costo ridotto.

L'uso improprio delle batterie al piombo, comporta una riduzione della quantità di carica immagazzinabile e della durata di vita. Questo implica che gli accumulatori al piombo devono fornire una corrente il più possibile costante in modo da ottenere un funzionamento ottimale.

Su questo principio si basa il progetto.

Esso consiste nell'accoppiare le comuni batterie al piombo con un accumulatore in grado di fornire i picchi e le rapide variazioni di corrente assorbite dal sistema di propulsione di un veicolo puramente elettrico.

Impiegando un sistema misto d'accumulo è possibile aumentare l'autonomia del veicolo, in termini di chilometri percorribili su strada e di preservare la durata di vita delle batterie, prolungando tale durata ad una aspettativa di vita pari a quella del veicolo.

É stato studiato un sistema di gestione dell'energia che permette di suddividere la corrente fornita o assorbita dal sistema di trazione tra i due sistemi di accumulo in modo tale che la componente media scorra nella batteria e la componente di alta

frequenza nei supercondensatori.

Basandoci sul costo delle batterie e sulla scarsa autonomia dei veicoli puramente elettrici, si è pensato di equipaggiare una minicar per l'uso cittadino, con il sistema di accumulo misto.



Figura 1.1: Esempio di minicar

Il sistema è stato dimensionato ipotizzando che la minicar debba percorrere il ciclo di guida *ECE – 15*, rappresentativo dell'uso tipico di una vettura in un centro urbano europeo. Dalla conoscenza delle caratteristiche del veicolo e dalle accelerazioni che esso deve eseguire è stato possibile ricavare le grandezze elettriche necessarie al dimensionamento dei componenti che andranno a comporre il circuito elettrico.

L'architettura del sistema prevede che il pacco batterie al piombo gel, con tensione nominale pari a  $48V$ , sia collegato direttamente al bus dc. I supercondensatori, avente capacità pari a  $150F$ , sono invece connessi al bus dc mediante un convertitore dc/dc bidirezionale.

In fase di frenata rigenerativa il sistema di controllo immagazzinerà l'energia recuperata nei supercondensatori.

Nel capitolo 2 sono descritti i componenti adottati per la realizzazione del circuito: accumulatori, convertitore dc/dc, elementi di filtro e resistenza di frenatura.

Il sistema di controllo powertrain è presentato nel capitolo 3 in cui si spiega la struttura e la realizzazione del sistema di controllo. Il capitolo 4 illustra il funzionamento del sistema complessivo e, più in dettaglio del chopper, mediante delle simulazioni circuitali. Esso riporta anche gli andamenti delle principali grandezze elettriche.

Nel capitolo 5 sono illustrate le caratteristiche del DSC (Digital Signal Controller) utilizzato per controllare il sistema. Ad esso viene affidato il compito di gestire l'accensione del sistema di accumulo misto, l'acquisizione delle grandezze del circuito, la comunicazione col guidatore sullo stato di carica degli accumulatori e la segnalazione degli errori.

Il DSC necessita di circuiti per connettere le periferiche di cui è equipaggiato ai dispositivi che compongono il sistema di accumulo misto, questi sono descritti nel capitolo 6. Nel capitolo 7 viene spiegato il funzionamento del programma implementato nel DSC, ponendo in risalto la funzione main, che implementa la macchina a stati che gestisce il sistema, e la routine di controllo realizzata mediante una routine di servizio dell'interrupt.



## Sistema di propulsione

Il sistema di propulsione è composto da due fonti di energia: batterie e supercondensatori, i quali provvedono ad alimentare anche dei sistemi ausiliari installati nella minicar.

Lo scopo di tale progetto prevede l'erogazione di una corrente costante da parte della batteria e la restante componente variabile della corrente sarà fornita dai supercondensatori. Inoltre il sistema prevede una frenata rigenerativa, quindi con la possibilità di immagazzinare l'energia cinetica in fase di frenatura della minicar.

In questo capitolo andremo a descrivere i componenti elettrici che sono stati scelti nella realizzazione del progetto e che in figura 2.1 sono rappresentati dai blocchi: Battery, Ultracap. Bank, Bidirectional Chopper.




Figura 2.1: Schema a blocchi del sistema di propulsione

Nella figura 2.2, che mostra lo schema circuitale del sistema di alimentazione di figura 2.1, si può osservare il collegamento in parallelo delle fonti di energia, batteria e supercondensatori, con il sistema di trazione.




Figura 2.2: Schema circuitale del sistema di propulsione

Mentre la batteria è collegata direttamente al bus dc, i moduli degli SC sono interfacciati ad esso con un chopper dc/dc bidirezionale. Questa scelta è stata fatta sulla base del sistema di controllo che si è realizzato, volendo disaccoppiare i due circuiti elettrici. In figura 2.3 si può osservare come in fase di carica e scarica degli accumulatori, batterie e supercondensatori, varino la tensione e perché una delle nostre ipotesi nell'analisi dei circuiti è aver ritenuto circa costante la tensione di batteria.




Figura 2.3: Tensione in funzione della carica degli accumulatori

In aggiunta ai blocchi presenti in figura 2.1 tratteremo i filtri inseriti nel circuito e la resistenza di frenatura.

## 2.1 Batteria

Gli accumulatori elettrici sono attualmente i dispositivi di accumulo più adeguati per un veicolo elettrico, permettono di avere un'elevata capacità immagazzinabile, soddisfacendo le specifiche di autonomia di una percorrenza giornaliera media, a scapito di un peso elevato.

### 2.1.1 Definizioni generali

- **Tensione nominale ( $V_n$ ):** la tensione di lavoro media durante la scarica;
- **Tensione di fine scarica ( $V_{fs}$ ):** la tensione a cui è conveniente fermare la scarica;
- **Capacità reale ( $Q_p$ ):** la capacità che l'accumulatore fornisce fino al raggiungimento della tensione di fine scarica;
- **Capacità nominale ( $Q_n$ ):** la capacità reale riferita ad un tempo di scarica;
- **Profondità di scarica ( $DOD$ ):** la carica fornita dopo un processo di scarica a partire dalla condizione di piena carica;
- **Vita:** l'arco di tempo durante il quale l'accumulatore fornisce prestazioni accettabili in termini di capacità.

### 2.1.2 Caratteristiche e dipendenze elettriche

La quantità di carica che mette a disposizione la batteria dipende essenzialmente dalla corrente di scarica, dal tempo di scarica e dalla temperatura della batteria.

Come mostrato in figura 2.4, per correnti di scarica elevate la carica disponibile scende al di sotto di quella dichiarata nominalmente riducendo i chilometri percorribili dalla minicar.




Figura 2.4: Caratteristica di scarica della batteria

L'inverso vale per il tempo di scarica, ossia più tempo si impiega a scaricare l'accumulatore più capacità presenta la batteria oppure più rapida è la scarica meno sarà la capacità fornita alla batteria, come si può riscontrare in figura 2.5.




Figura 2.5: Variazione della capacità in funzione del tempo di scarica

Anche la temperatura di lavoro della batteria ha i medesimi effetti sulla quantità di carica della batteria, come illustrato nella figura 2.6. Ad un abbassamento della temperatura si ha una riduzione della capacità disponibile.




Figura 2.6: Variazione della capacità in funzione della temperatura

La temperatura influenza il fenomeno di auto scarica della batteria. Infatti lasciando inutilizzata una batteria per un dato periodo la tensione e la capacità che si possono misurare prima e dopo questo lasso di tempo saranno minori, come mostrato in figura 2.7.




Figura 2.7: Auto scarica in funzione della temperatura

### 2.1.3 Scelta progettuale

Per il nostro progetto si sono scelti degli accumulatori al piombo acido, con elettrolita in gel, mostrati in figura 2.8.



Figura 2.8: Batteria modello HZY6-225EV

Il modello di batteria non è vincolante ai fini del funzionamento del sistema da noi studiato, in quanto si possono sostituire con accumulatori simili che rispettino il vincolo di tensione da noi imposto.

Come riportato nella tabella 2.1 la tensione nominale di ogni pacco batterie è di  $6V$  e avendo fissato una tensione nominale del bus di  $48V$  si devono collegare in serie 8 moduli.

Nel circuito dovremo tener conto della resistenza posta in serie al generatore ideale di tensione quantificabile, nel nostro caso, con un valore medio di  $50m\Omega$ .

<b>Batteria HZY6-225EV</b>	
<b>Nominal Voltage</b>	6 V
<b>Nominal Capacity</b>	200Ah (C20 @ 20°C)
<b>Design Life</b>	12 Years
<b>Operating Temperature</b>	-20°C to 50°C
<b>Plates</b>	Flat Pasted
<b>Separator</b>	Microporous Polymer
<b>Active Material</b>	Very high purity lead
<b>Charge Voltage</b>	Float 2.25 - 2.30 VPC @25°C Cycling 2.35 @25°C Max. 2.4 VPC Max ripple 0.05C (A)
<b>Electrolyte</b>	Gelled Sulphuric acid Analytical grade purity

Tabella 2.1: Caratteristiche principali della batteria HZY6-225EV

Nella tabella 2.2 indichiamo alcuni parametri significativi del modello di batteria adottato.

<b>Capacity 20° To 1.7V</b>	20 hour rate	183.0 Ah
	10 hour rate	179.0 Ah
	5 hour rate	165.5 Ah
	1 hour rate	120.0 Ah
	15 min	81.3 Ah
<b>Internal resistance</b>	2034 mOhm	
<b>Impedance</b>	1.5 S	
<b>Capacity corrent for Temperature Variantion (C20)</b>	40°C	102%
	20°C	100%
	0°C	85%
	-15 °C	65%
<b>Self-Discharge 20° C</b>	Capacity after 1 months storage	98%
	Capacity after 3 months storage	94%
	Capacity after 6 months storage	86%

Tabella 2.2: Caratteristiche principali della batteria HZY6-225EV

Nel progetto si è ritenuta costante la tensione di batteria perché come visibile nella figura 2.9, dove si mette in evidenza la tensione in funzione del tempo di scarica a diverse correnti, la tensione di batteria non varia di molto se la corrente prelevata è costante per tempi considerevoli.




Figura 2.9: Andamento della tensione in funzione del tempo di scarica

#### 2.1.4 Conoscenza della carica residua in batteria

È importante conoscere il tempo di scarica della batteria in funzione della carica residua e della corrente che essa sta erogando in un dato istante per poter calcolare l'autonomia della minicar. A tale proposito citiamo la teoria di Peukert la quale fornisce un metodo per calcolare il tempo di scarica  $T$  della batteria in funzione della corrente erogata  $I$ , del coefficiente di Peukert  $K$  e di due dati nominali della batteria, tempo di scarica  $T_n$  e carica nominale  $C_n$ .

$$T = \frac{T_n}{\left(\frac{I \cdot T_n}{C_n}\right)^k}$$

## 2.2 Supercondensatori

### 2.2.1 Confronto tra accumulatori

I super condensatori sono dispositivi che presentano una quantità di carica nettamente superiore rispetto ai condensatori tradizionali. Valori tipici per questi ultimi si aggirano sull'ordine di grandezza dei  $\mu F \leftrightarrow mF$ , mentre per i supercondensatori i valori vanno dai  $F \leftrightarrow kF$ , inoltre la tensione di esercizio dei supercondensatori è nettamente inferiore, attorno a  $1V$ , se l'elettrolita è una soluzione acida e ai  $3V$  se l'elettrolita è una soluzione organica, rispetto alle tensioni che possono raggiungere i condensatori.




Figura 2.10: Densità d'energia e potenza degli accumulatori

I supercondensatori sono caratterizzati da elevata potenza specifica, e anche se l'ordine di grandezza della capacità è nettamente superiore a quello dei condensatori, hanno dei piccoli valori di energia immagazzinabile, come viene mostrato nella figura 2.10.

Questo è il principale svantaggio rispetto ai più tradizionali accumulatori chimici che porta gli SC, per ora, ad essere esclusi dal poter essere impiegati come unica forma di accumulo nel veicolo. Tuttavia il loro pregio consiste nell'avere elevati valori di potenza specifica permettendo una carica o scarica quasi istantanea rispetto alle batterie, senza comprometterne la loro vita.

I supercondensatori hanno dei tempi di auto scarica nettamente inferiori a quelli delle batterie e questo porta ad una riduzione della carica accumulata dal momento in cui si lascia in sosta il veicolo a quando lo si riutilizza.

È quindi necessario che prima di ogni partenza del veicolo i supercondensatori vengano ricaricati ad una tensione prestabilita.

### 2.2.2 Scelta progettuale

I supercondensatori impiegati nel nostro circuito sono mostrati nella figura 2.11 e le loro specifiche sono indicate in tabella 2.3.



Figura 2.11: Supercondensatori modello BMOD0250-16.2V

<b>Maxwell BMOD0250-16.2V</b>	
<b>Tensione nominale</b>	16,2 V
<b>Capacità nominale</b>	250 F
<b>Corrente continuativa</b>	115 A
<b>Corrente di picco</b>	2000 A (per 1 s)
<b>ESR</b>	4,1 $\Omega$
<b>Massa</b>	4,45 kg
<b>Numero elementi serie</b>	4
<b>Numero rami parallelo</b>	2
<b>Tensione nominale totale</b>	64,8 V
<b>Corrente continuativa</b>	230 A
<b>Corrente di picco</b>	4000 A
<b>Capacità nominale totale</b>	125 F
<b>ESR</b>	8,2 m $\Omega$
<b>Massa</b>	35,6 kg

Tabella 2.3: Caratteristiche principali dei supercondensatori

Nel circuito gli SC hanno il compito di fornire o assorbire la componente variabile della corrente richiesta o generata dal sistema di trazione nella fase di accelerazione o di frenatura del veicolo e non come si potrebbe pensare un impiego atto ad aumentare l'energia immagazzinata nella minicar per aumentare la sua autonomia.

Quindi il dimensionamento dei componenti è stato eseguito pensando, che l'energia allo stato iniziale degli SC sia pari a quella finale degli stessi, conoscendo il profilo di velocità che la minicar andrà seguire. Per il dimensionamento si è scelto la tensione di esercizio del banco, riferendoci alla tensione media del bus dc (48V) e la si è aumentata per garantire un margine di sicurezza rispetto alle sovratensioni di funzionamento del bus dc.

Per raggiungere il valore desiderato di capacità (125F) sono stati usati 8 moduli, 4 moduli posti in serie per 2 vie in parallelo.

Nei circuiti studiati, gli SC sono stati rappresentati da una capacità denominata ( $UC$ ) con in serie una resistenza chiamata ( $R_{uc}$ ), per tener conto dei parametri parassiti di questo componente.

## 2.3 Chopper dc/dc

### 2.3.1 Chopper bidirezionale

All'interno del circuito di alimentazione il chopper dc/dc deve essere un elemento bidirezionale, tensione sempre positiva e corrente che possa essere positiva o negativa, in funzione se il mezzo è in fase di avanzamento o di frenatura. Lo schema circuitale è il seguente:




Figura 2.12: Schema circuitale di un chopper bidirezionale

Analizzando il circuito, ci accorgiamo che esso è costituito da un chopper che funziona nel primo quadrante ( $M_{1d}eD_{1u}$ ) ed uno nel secondo ( $M_{1u}eD_{1d}$ ) opportunamente connessi tra loro.

Il comando dei due switch è complementare, nel senso che quando uno è in conduzione l'altro deve essere spento, perché altrimenti si andrebbe a cortocircuitare l'alimentazione.

L'ipotesi fondamentale affinché il circuito possa funzionare correttamente è che sia  $V_{dc} > V_{uc}$ . Se questa ipotesi non fosse rispettata l'energia accumulata nei supercondensatori si scaricherebbe nella batteria perché il diodo  $D_{1u}$  si troverebbe nella condizione di condurrebbe.

Con tensione e corrente entrambe positive, il funzionamento del chopper risulta essere nel primo quadrante ed il convertitore è equivalente ad un chopper in configurazione boost o elevatore di tensione, se si considera positiva la corrente nel fluire dai supercondensatori al bus dc.

In tale modalità di esercizio, alla chiusura del mosfet  $M_{1d}$ , per un tempo  $t_{on}$  la corrente circolerà su di esso, nel momento della commutazione lo switch  $M_{1d}$  si spegnerà e inizierà a condurre il diodo  $D_{1u}$  permettendo la continuità del circuito elettrico e il fluire della corrente. Trascorso un periodo di switch  $T_s$  l'interruttore  $M_{1d}$  si accenderà e su di esso fluirà la corrente.

In modo analogo avviene il funzionamento nel secondo quadrante del convertitore, nel quale la corrente è di segno negativo e ciò significa che con la convenzione prima adottata l'energia transita dal bus dc ai supercondensatori ricaricandoli.

Osservando da un'altro punto di vista, considerando come ingresso il bus dc, questa modalità di funzionamento è equivalente nel considerare il convertitore in modalità buck o abbassatore di tensione.

Per un tempo complementare a  $t_{on}$  pari a  $t_{off} = T_s - t_{on}$ , lo switch  $M_{1u}$  resterà chiuso e la corrente lo attraverserà. Trascorso il suo tempo di conduzione il mosfet si spegnerà

e la corrente sarà portata dal diodo  $D_{1d}$ , anche in questo caso ci sarà una periodicità pari al periodo di switching del convertitore.

Considerando le modalità di funzionamento possiamo definire una grandezza di riferimento comune, il *duty\_cycle*. Esso è un indice di quanto gli switch restano o no in conduzione e determina l'aumentare del valore della corrente in modulo.

Il *duty\_cycle* è pari a:

$$\delta = \frac{t_{on}}{t_{on} + t_{off}} = \frac{t_{on}}{T_s} \quad (2.1)$$

È di facile deduzione capire che se il *duty\_cycle* è pari a  $\delta = 1$  lo switch  $M_{1d}$  sarà sempre acceso, se  $\delta = 0$  lo switch  $M_{1d}$  sarà sempre spento e il comportamento dello switch superiore sarà duale.

In questa spiegazione abbiamo considerato gli switch ideali, mentre nella realtà si dovrà introdurre il concetto del tempo morto, un tempo di ritardo alla chiusura degli switch per avere la certezza che l'interruttore opposto abbia avuto il tempo di spegnersi completamente e quindi aprirsi, scongiurando un corto circuito.

### 2.3.2 Chopper interleaved

Nel progetto si è scelto di usare la configurazione interleaved, cioè con due rami in parallelo per suddividere la corrente e ridurre il ripple di corrente nei supercondensatori. Suddividendo la corrente abbiamo potenze più piccole che interessano i componenti del convertitore, inoltre avendo un ripple minore si può scegliere le induttanze di filtro di valore inferiore. Lo schema adottato è quindi mostrato in figura 2.13 .

Considerando la necessità di dover frenare il veicolo nel momento in cui gli accumulatori e supercondensatori sono carichi si deve prevedere una resistenza di frenatura pilotata da uno switch. È stato dunque utile l'acquisto di un modulo a tre rami, di facile reperibilità nel mercato, dove due rami sono adibiti al convertitore e il terzo alla resistenza di frenatura.




Figura 2.13: Schema circuitale del chopper bidirezionale interleaved

In questa configurazione interleaved si sono raddoppiati il numero di componenti, ma nonostante ciò le perdite del chopper, che sono imputabili quasi totalmente alla

commutazione degli switch, sono minori visto che le correnti sono più piccole.

### 2.3.3 Comando del chopper

Per imporre l'accensione e lo spegnimento degli switch del chopper si utilizza la tecnica PWM (modulazione di impulsi).

Questa tecnica prevede il confronto di una onda triangolare con un segnale di controllo costante, l'onda triangolare ha una frequenza di switching  $f_{ch}$  e oscillerà tra i valori 0 e 1.

Ogni volta che il segnale di controllo è maggiore dell'onda triangolare lo switch superiore si chiude e per la logica negata lo switch inferiore si apre. Vale il duale quando l'onda triangolare è maggiore al segnale di controllo.

Il tempo  $t_{on}$  è misurato come l'intervallo di tempo in cui l'onda triangolare è superiore al segnale di controllo.

Per ottenere la modalità di funzionamento interleaved si ha la necessità di avere due onde triangolari con la stessa frequenza e ampiezza, ma ritardate di mezzo periodo di switching.

In figura 2.14 si può osservare la triangolare e il segnale di controllo del primo ramo indicati con linea blu continua, mentre con linea rossa tratteggiata i segnali del secondo ramo, con linea continua di color nero si evidenzia la tensione di controllo.




Figura 2.14: Generazione del segnale di controllo degli switch

Inoltre questa struttura permette di avere una frequenza del ripple di corrente nei supercondensatori doppia della frequenza di commutazione. Con l'ipotesi assunta di ammettere un massimo ripple di corrente del 5% sulla corrente nominale dei supercondensatori si sono scelti i valori delle due induttanze ( $L_1$  e  $L_2$ ) che andranno a collegare i supercondensatori al chopper del valore ognuno di  $70\mu H$ .

### 2.3.4 Convenzioni adottate negli schemi

Per una maggiore comprensione dei capitoli successivi poniamo le convenzioni da noi adottate.

Consideriamo il chopper di tipo boost o elevatore, che come porta d'ingresso ha i supercondensatori e come porta d'uscita ha il bus dc. La corrente viene presa positiva quando vengono scaricati i supercondensatori, fase di accelerazione del veicolo, e viene indicata negativa quando il veicolo sta frenando.

Le leggi che regolano il valore medio della tensione e della corrente sono le seguenti:

$$V_{uc} = (1 - \delta) * V_{ch} \quad (2.2)$$

$$I_{ch} = (1 - \delta) * I_{uc} \quad (2.3)$$

dove  $\delta$  come già spiegato precedentemente è il *duty\_cycle* e rappresenta il tempo di accensione dello switch inferiore di ogni ramo rispetto al periodo di commutazione della PWM.

### 2.3.5 Scelta progettuale

Osservando le correnti e la massima tensione presenti nel circuito si è scelto il modulo dc/dc mostrato in figura 2.15.



Figura 2.15: Modulo Chopper modello *FM600TU – 3A*

Come si può osservare dalle specifiche, riportate nella tabella 2.4, il modulo riesce a far transitare una corrente continuativa di  $300A_{rms}$  e ammette una tensione ai capi della giunzione Drain-Source di  $150V$ , dei valori sufficientemente maggiorati rispetto la tensione di bus del circuito,  $V_{dc} = 48V$ , e una corrente di Drain che può raggiungere un valore massimo di  $300A$ .

Mitsubishi Mosfet Module	
Tensione nominale (Drain-Source)	150 V
Tensione nominale (Gate-Source)	$\pm 20V$
Corrente continuativa (Drain)	300 A
Corrente di picco (Drain)	600 A
Potenza dissipata massima	960 W

Tabella 2.4: Caratteristiche principali del Chopper dc/dc

Il modulo di potenza si interfaccia con la scheda di controllo mediante le schede di driver, le quali saranno trattate nei capitoli successivi.

## 2.4 Filtro

Il normale funzionamento di un convertitore dc/dc genera un ripple sulla corrente d'uscita dal chopper, provocato dalle commutazioni degli switch, il quale si sovrappone alla corrente media da noi richiesta.

Il ripple deve essere attenuato con l'inserzione di un filtro LC opportunamente dimensionato. Le specifiche che ci si è imposti sono state: 2% per il massimo ripple sulla tensione del bus e il 5% sulla corrente media di batteria.

Le connessioni del filtro nel circuito, come mostrate in figura 2.2 prevedono l'inserzione del condensatore in parallelo all'uscita del chopper per assorbire le variazioni rapide di corrente e quindi ridurre il ripple di tensione del bus, mentre l'induttanza in serie alla batteria riduce l'ampiezza del ripple di corrente in essa.

Per far sì che il condensatore non dissipasse troppo calore e quindi le sue perdite siano piccole, si è costretti consultando il catalogo a scegliere una capacità superiore a quella calcolata, in modo tale che la resistenza interna sia sufficientemente piccola.

Come si può osservare in figura 2.2 si è scelto di non misurare la corrente direttamente in uscita dal chopper, ma di porre il sensore di corrente dopo il condensatore di filtro così da avere la corrente  $I_c$  già filtrata e in tal modo migliorare la forma d'onda del segnale che sarà campionato dall'unità di controllo.

Ma la presenza di un filtro significa introdurre un ritardo che andrà a rallentare l'assottamento della corrente, introducendo un ritardo di controllo della corrente.

I valori di induttanza e di capacità che compongono il filtro sono i seguenti:

<b>Induttanza di filtro</b>	1,66 $\mu H$
<b>Capacità di filtro</b>	3,75 mF

Tabella 2.5: Valori degli elementi di filtro

## 2.5 Resistenza di frenatura

Essendo il sistema di propulsione elettrico si ha la possibilità di eseguire una frenatura rigenerativa. L'energia cinetica che ha accumulato la minicar viene convertita in energia elettrica e usata per ricaricare le batterie e i supercondensatori all'interno del veicolo. Nel caso in cui le fonti di accumulo siano completamente cariche la frenatura viene garantita da una resistenza, e si esegue una frenatura dissipativa, cioè l'energia cinetica è convertita in elettrica ma va ceduta in calore.

In figura 2.16 si mostra l'inserzione della resistenza all'interno del circuito elettrico. I mosfet saranno così comandati: lo switch  $M_{3u}$  rimarrà sempre aperto per non cortocircuitare la resistenza e si comanderà solamente l'interruttore  $M_{3d}$  in modo tale che la tensione sul bus resti costante. Si impiega il diodo in antiparallelo a  $M_{3u}$  come




Figura 2.16: Schema circuitale della resistenza di frenatura

diode di freewheeling, così da poter scaricare l'energia induttiva immagazzinata nelle resistenze all'apertura di  $M_{3d}$ .

Tale resistenza è stata dimensionata ipotizzando di dover frenare il veicolo, che si trova alla massima velocità di  $45 \frac{km}{h}$  fino a fermarlo completamente.

Il valore di resistenza scelto è stato di  $0,5\Omega$ .



## Powertrain

In questo capitolo si affronterà il problema della gestione dell'energia immagazzinata nel veicolo, studiando lo schema circuitale del sistema di propulsione mostrato in figura 2.2 e ricavando il sistema di controllo dell'energia.

Si spiegherà la struttura e la funzione del controllo studiato per il progetto.

### 3.1 Struttura del controllo

Il controllo del powertrain è organizzato in un livello alto ed uno basso.

Il primo analizza lo stato di carica delle batterie e dei supercondensatori, verifica in che modalità di marcia si trova il veicolo e restituisce il segnale di riferimento per il sistema di basso livello. Esso, inoltre, si occupa di gestire l'inserzione della resistenza di frenatura, nel caso in cui la frenata rigenerativa non sia più possibile e si debba intervenire con una frenatura dissipativa di tipo elettrico.

Il controllo di basso livello ha il compito di elaborare il segnale di riferimento passato agli dal controllo soprastante e ricavare il segnale per pilotare gli switch del chopper in modo da far erogare o assorbire una corrente costante dalla batteria e la componente variabile della corrente assorbita o generata dal sistema di propulsione venga fornita dagli SC .

### 3.2 Controllo di livello alto

Il controllo di alto livello è fondamentale per la fase di marcia e di arresto del veicolo. Infatti esso deve controllare lo stato di carica degli accumulatori, quindi verificare che vi sia una sufficiente quantità di carica immagazzinata nelle batterie e nei supercondensatori, e garantire la frenatura elettrica mediante l'inserzione della resistenza di frenatura.

In figura 3.1 è mostrato lo schema a blocchi di tale livello di controllo.




Figura 3.1: Organizzazione del controllo di alto livello

### 3.2.1 Verifiche iniziali

All'accensione della minicar il sistema progettato esegue dei test sulla quantità di carica presente negli accumulatori confrontando le misurazioni eseguite nel circuito con i riferimenti imposti in fase di progetto.

Per prima cosa si deve assicurare che nelle batterie vi sia immagazzinata una quantità di carica minima, per garantire una autonomia di percorrenza in termini di km alla minicar e l'energia sufficiente per alimentare i circuiti ausiliari.

Constatato ciò, si verifica che la quantità di carica residua nei supercondensatori, ottenuta mediante misurazione della tensione ai morsetti, non sia inferiore ad un livello imposto nel progetto, altrimenti si procederà con una precarica pilotando in modo op-

portuno il chopper. Nella pratica, la precarica degli SC verrà eseguita fornendo un riferimento di corrente all'anello interno di corrente in modo tale che il sistema stesso provveda a generare il segnale di gate per i mosfet del convertitore.

Quest'ultima fase è necessaria per assicurare che le batterie assorbano o erogino la componente costante della corrente al sistema di propulsione, mentre la componente variabile della corrente venga erogata dagli SC.

Superate queste prime verifiche e solo quando tutti i test saranno positivi si potrà iniziare a calcolare il riferimento di corrente necessario al livello basso di controllo. In caso contrario si segnalerà al guidatore la mancata approvazione da parte del sistema nel proseguire all'avviamento della minicar.

### 3.2.2 Generazione del riferimento di corrente

Portato a termine con successo l'analisi sull'energia immagazzinata negli accumulatori si deve determinare la corrente di riferimento che il sistema di alto livello passerà all'ingresso nel sistema sottostante.

Tramite la misurazione della velocità  $vel$  si calcola la tensione di riferimento  $v_{uc}^*$  che confrontata con la misurazione della tensione  $v_{uc}$  e elaborata da un regolatore  $R(s)$  permette di ottenere la componente aggiuntiva della corrente  $i_{add}$ .

Questa componente  $i_{add}$  tiene conto se si avrà la necessità di frenare la minicar, se si sta procedendo alla velocità massima, o se si avrà il bisogno di accelerare se si sta avanzando ad una velocità inferiore a quella massima. In questo modo si cerca di adattare la tensione dei supercondensatori al ciclo di guida che non è noto a priori.

La corrente  $i_{add}$  si somma alla corrente assorbita dal sistema di propulsione  $i_{dc}$  ottenendo la corrente  $i_{ric}$  richiesta al sistema di accumulo.

Per quantificare la componente della corrente fornita dalla batteria e quella fornita dai supercondensatori, si possono seguire due approcci, il primo consiste nel filtraggio della corrente richiesta con un filtro passa alto, il secondo prevede l'imposizione della derivata massima della corrente di batteria.

Quest'ultimo prevede di fissare la derivata massima della corrente di batteria, ad esempio  $3\frac{A}{s}$ , moltiplicarla per il tempo di integrazione  $dt$ , e confrontando la corrente messa a disposizione dalla batteria con quella richiesta  $\bar{i}_c$  dal sistema di trazione  $i_{dc}$  si troverà la componente che i supercondensatori dovranno fornire, ossia  $\bar{i}_c^*$ .

Nel primo metodo, filtrando la corrente richiesta si ottiene direttamente la quota parte di corrente che dovrà essere fornita dai supercondensatori  $\bar{i}_c^*$  e la rapidità del sistema a seguire il riferimento  $i_{ric}$  è indotta dalla frequenza di taglio del filtro.

Entrambi i metodi introducono un ritardo, in termini di velocità di risposta al sistema. Nel primo metodo il ritardo è causato dalla presenza del filtro, mentre nel secondo metodo si deve far eseguire al microprocessore una serie di operazioni matematiche.

Nel progetto si è preso in considerazione il primo metodo, per ottenere il riferimento di corrente  $\bar{i}_c^*$  utilizzato dal controllo di basso livello, imponendo una frequenza di taglio del filtro passa alto pari a  $100Hz$ .

Il segnale di corrente  $\bar{i}_c$  che il controllo di livello basso utilizza non è la corrente uscente dal convertitore  $i_c$ , ma è la corrente a valle del condensatore di filtro  $C_f$ , visto che si preferisce eseguire una riduzione di ampiezza del ripple della corrente in uscita dal chopper prima di effettuare la misurazione.

### 3.2.3 Generazione del comando della resistenza di frenatura

Nel livello alto del controllo si gestisce la resistenza di frenatura, che deve intervenire, con una frenata dissipativa di tipo elettrica, per rallentare il veicolo nel caso in cui gli accumulatori abbiano raggiunto la massima quantità di carica immagazzinabile in essi. L'intervento della frenatura elettrica viene determinato confrontando i livelli di tensione e verificando il verso della corrente  $i_{dc}$ . Il programma si assicura che il sistema di propulsione stia fornendo una corrente  $i_{dc} < 0$ , cioè la macchina stia rallentando, successivamente compara i livelli di tensione della batteria e dei supercondensatori e se questi superano il limite imposto dal progetto farà chiudere lo switch  $M_{3d}$  che porrà la resistenza di frenatura in parallelo al bus dc.

### 3.3 Controllo di livello basso

Come mostrato nelle figure 3.2 - 3.3, questo controllo è composto da due anelli di corrente.

La loro funzione è erogare o assorbire dai supercondensatori le rapide variazioni della corrente  $i_{dc}$  assorbita dal sistema di trazione.

Il segnale di riferimento che si utilizza, come ingresso, in questo livello è la corrente  $\bar{i}_c^*$  e corrisponde alla corrente richiesta dal sistema di propulsione e successivamente filtrata, calcolata nel controllo di livello alto, mentre l'uscita del controllo è il segnale di gate, ricavato usando il *duty\_cycle*  $\delta$ , per pilotare gli interruttori del convertitore.




Figura 3.2: Controllo di livello basso, anello esterno di corrente




Figura 3.3: Controllo di livello basso, anello interno di corrente

Lo studio di tale controllo è stato condotto separando l'ingresso e l'uscita del chopper, realizzando due anelli di corrente.

L'anello interno è stato introdotto per limitare la corrente nei supercondensatori e per rendere lineare la fdt del sistema di controllo.

Elaborando un'unica espressione che lega ingresso e uscita del convertitore si è riscontrato il prodotto di variabili, come si può osservare nell'equazione 3.1, nella quale si osserva l'impossibilità di isolare il prodotto tra *duty\_cycle* e la tensione di batteria. In aggiunta il *duty\_cycle* essendo moltiplicato, al denominatore, per l'operatore di Laplace al variare di esso implica una variazione dei poli della funzione di trasferimento.

$$I_B = \frac{-\delta^2 \cdot (s \cdot UC \cdot V_B)}{s^2 \cdot L \cdot UC - 1 + \delta^2 \cdot (s^2 \cdot UC \cdot L_B)} \quad (3.1)$$

### 3.3.1 Anello di corrente esterno

Si considera unitario l'anello di corrente più interno  $F(s)$ , visibile nello schema a blocchi di figura 3.2, in quanto è progettato per avere una banda passante almeno una decade superiore all'anello di corrente in esame.

Si ipotizza che il sistema di trazione sia rappresentabile da una resistenza  $R_{load}$  e che assuma due valori in funzione dell'accelerazione della minicar:

- $R_{load} = \infty$  con il veicolo fermo e accelerazione nulla;
- $R_{load} = 0,12\Omega$  con il veicolo alla massima accelerazione.

Il valore di  $R_{load}$  pari a  $0,12\Omega$  è stato ricavato dividendo la tensione minima del bus ( $V_{dc} = 36V$ ) per la corrente massima che l'inverter può richiedere ( $I_{dc} = 300A$ ).

Come si può riconoscere nello schema elettrico di figura 3.4, il primo anello riguarda l'uscita del convertitore dc/dc e i componenti che sono a valle di esso. Utilizzando l'ipotesi di linearità del circuito in esame è possibile applicare la sovrapposizione degli effetti.




Figura 3.4: Rappresentazione circuitale dell'anello di corrente esterno

Annullando l'azione della batteria, ossia ponendola in cortocircuito, e valutando come unico ingresso del sistema la corrente uscente dal convertitore  $i_c$ , è possibile ricavare la funzione di trasferimento ad anello aperto tra la corrente filtrata  $\bar{i}_c$  e la corrente  $i_c$  uscente dal chopper, definita come  $CH_o(s)$ , ed esplicitata nell'equazione 3.2

$$\frac{\bar{I}_c(s)}{I_c(s)} = \frac{(1 - \delta) \cdot (s^2(C_f R_{cf} L_f) + s(C_f R_{cf}(R_{load} + R_B) + L_f) + R_{load} + R_B)}{s^2(R_{cf} C_f L_f + C_f R_{load} L_f) + s(R_{cf} C_f (R_{load} + R_B) + L_f + C_f R_{load} R_B) + R_{load} + R_B} \quad (3.2)$$

I diagrammi di Bode di tale funzione nei due casi  $R_{loadMAX}$  e  $R_{loadMIN}$ , con  $duty\_cycle$  diversi, sono mostrati nelle figure 3.5 - 3.6.

Come si osserva la variazione tra caso minimo e massimo non è così rilevante ai fini della pulsazione di attraversamento, mentre si nota che variando il  $duty\_cycle$  le curve hanno una traslazione verticale di  $20dB$ , questo significa che la variazione del  $duty\_cycle$  agisce solo nel guadagno e non va a modificare i poli e gli zeri della FDT  $CH_o(s)$ .




Figura 3.5: Diagramma di Bode della funzione  $CH_o(s)$  con  $\delta = 0$




Figura 3.6: Diagramma di Bode della funzione  $CH_o(s)$  con  $\delta = 0.9$

Osservando l'andamento del modulo e della fase si è cercato di ottenere un sistema regolato a catena aperta che abbia una pulsazione di attraversamento compresa tra i  $50 \frac{rad}{s}$  e  $500 \frac{rad}{s}$  con l'annullamento delle sovraelongazioni nella risposta del sistema e un margine di fase sufficiente, minore di  $180^\circ$ , per non cadere in condizioni di instabilità. Per rispettare queste specifiche si è scelto e tarato un regolatore PI in modo che la FDT a catena aperta regolata presenti un guadagno elevato alle basse frequenze e che attraversi l'asse delle ascisse con una pendenza di  $20 \frac{dB}{dec}$ .

La funzione di trasferimento del regolatore ha la seguente espressione:

$$R_c(s) = 450 \cdot \frac{1 + s \frac{s}{840}}{s} \quad (3.3)$$

Eseguendo il prodotto alle Laplace trasformate tra la funzione di trasferimento del sistema  $CH_o(s)$  e del regolatore  $R_c(s)$  si sono tracciati i diagrammi di Bode mostrati in figura 3.7 e in figura 3.8, con diversi *duty\_cycle*.




Figura 3.7: Diagramma di Bode della funzione  $(R_c(s) * CH_o(s))$  con  $\delta = 0$




Figura 3.8: Diagramma di Bode della funzione  $(R_c(s) * CH_o(s))$  con  $\delta = 0.9$

Si nota che il margine di fase è minore di  $90^\circ$  e la frequenza di taglio è di  $72\text{Hz}$  corrispondente alla pulsazione di attraversamento di  $452\frac{\text{rad}}{\text{s}}$  con un *duty\_cycle* pari a 0, mentre nel caso in cui il *duty\_cycle* sia pari a 0.9 la frequenza di taglio è di  $7\text{Hz}$  pari a  $44\frac{\text{rad}}{\text{s}}$ .

Dopo aver regolato il sistema e controllato che le specifiche siano soddisfatte, considerando un trasduttore unitario nella retroazione, plottiamo la risposta in frequenza dell'anello chiuso (figure 3.9 e 3.10) e della risposta al gradino unitario (figure 3.11 e 3.12) per i diversi *duty\_cycle*.




Figura 3.9: Diagramma di Bode dell'anello chiuso con  $\delta = 0$






Figura 3.10: diagramma di Bode dell'anello chiuso con  $\delta = 0.9$

Osservando i grafici in figura 3.9 e in figura 3.10 si evidenzia che l'ampiezza, in entrambe i casi è pari a  $0dB$  per frequenze inferiori a quella di taglio, mentre per frequenze superiori ad essa segue l'andamento della funzione  $(CH_o(s) \cdot R_c(s))$ . Per i diagrammi della fase, si osserva che in entrambi i casi la condizione di stabilità è rispettata e quindi si possono ritenere verificate le specifiche imposte dal progetto.

Figura 3.11: risposta al gradino unitario dell'anello di corrente con  $\delta = 0$ Figura 3.12: risposta al gradino unitario dell'anello di corrente con  $\delta = 0.9$

La risposta al gradino mostrata nelle figure 3.11 e 3.12 mostra che non si supera mai l'unità, definendo un'andamento della curva di tipo aperiodico, quindi non si hanno delle correnti più elevate di quelle richieste. Un aspetto da osservare sono i tempi di risposta al gradino unitario. All'aumentare del *duty\_cycle* aumentano i tempi di risposta, questo comporta un rallentamento del sistema, che si poteva prevedere valutando la frequenza di taglio nei diagrammi di Bode tracciati per i diversi *duty\_cycle*.

### 3.3.2 Anello di corrente interno

L'anello interno ha la funzione di regolare la corrente  $i_{uc}$  nel lato supercondensatori fornendo il valore di *duty\_cycle* appropriato agli switch del convertitore di potenza. Si ritiene necessario avere questo anello di controllo a causa dell'elevato valore di capacità del condensatore di filtro  $C_f$  all'uscita del chopper, il quale ritarda la prontezza dell'anello più esterno nel variare il riferimento di corrente  $i_{uc}^*$ . Essendoci la possibilità che il riferimento di corrente  $\bar{i}_c^*$ , entrante nel primo anello di corrente, abbia un fronte di salita molto ripido, il segnale  $\bar{i}_{uc}^*$  che verrebbe richiesto ai supercondensatori sarebbe di tipo impulsivo, inaccettabile per le sollecitazioni che ne deriverebbero. Lo schema elettrico mostrato in figura 3.13 rappresenta l'ingresso del convertitore.




Figura 3.13: Rappresentazione circuitale dell'anello di corrente interno

Se lo si studia ai valori medi, esso gode della proprietà di linearità. Sullo switch  $M_{1d}$  è applicata la tensione media  $v_{i\_ch}$  pari a:

$$V_{i\_ch} = V_{dc} \cdot (1 - \delta) \quad (3.4)$$

Considerando come uscita del sistema la corrente  $I_{uc}$  e come ingresso il *duty\_cycle*  $\delta$  del convertitore, trascurando la componente costante della tensione e mantenendo il termine  $\delta \cdot V_{dc}$ , si deduce la funzione di trasferimento ad anello aperto  $CH_i(s)$ :

$$CH_i(s) = \frac{s \cdot C \cdot V_{dc}}{s^2 \cdot L_{ch} \cdot C + s \cdot R_{sc} \cdot C + 1} \quad (3.5)$$

Il diagramma di Bode di tale funzione è riportato in figura 3.14




Figura 3.14: diagramma di Bode della funzione  $CH_i(s)$

Ricordando che questo anello di corrente si trova all'interno di un altro anello più esterno, la funzione regolata a catena aperta  $R_{uc}(s) * CH_i(s)$  dovrà avere una banda passante una decade superiore dell'anello esterno, in accordo con quanto assunto in precedenza.

Sfruttando la tecnica della cancellazione poli e zeri si è regolato il sistema come da specifiche, ossia banda passante di  $5000 \frac{rad}{s}$  e assenza di sovraelongazioni ricavando il seguente regolatore:

$$R_{uc}(s) = \frac{1 + \frac{s}{116}}{s} \quad (3.6)$$

Il diagramma di Bode della funzione regolata a catena aperta è rappresentato in figura 3.15:




Figura 3.15: diagramma di Bode della funzione  $(R_{uc}(s) \cdot CH_i(s))$

La frequenza di taglio è di  $950\text{Hz}$  pari ad una pulsazione di attraversamento di  $6000\frac{\text{rad}}{\text{s}}$  e il margine di fase è di  $90^\circ$ . La pulsazione è leggermente più alta delle specifiche, ma questo indica che il controllo sarà più pronto alle rapide variazioni di corrente. Tracciando la risposta in frequenza del sistema a catena chiusa, come mostrato in figura 3.16, si osserva che la frequenza di attraversamento non cambia, mentre la relativa fase è pari a  $46^\circ$ .

Si mette in evidenza che il diagramma di Bode dell'anello di corrente interno rispetta le caratteristiche mantenendo nulla l'ampiezza in  $\text{dB}$  fino alla pulsazione di attraversamento, per seguire poi la funzione di trasferimento a catena aperta regolata.




Figura 3.16: diagramma di Bode dell'anello chiuso

In figura 3.17 si è tracciata la risposta al gradino unitario e come per l'anello esterno si nota che essa ha andamento esponenziale, restando sempre al di sotto dell'unità, soddisfacendo così alle specifiche che richiedevamo che la corrente non superasse il valore richiesto dal riferimento.




Figura 3.17: risposta al gradino unitario dell'anello di corrente



## Simulazione del circuito

Il circuito nel suo funzionamento assume diversi stati e questi sono simulati in modo da osservare l'andamento nel tempo delle grandezze elettriche, correnti e tensioni. L'ausilio di software per le simulazioni circuitali, come il PSIM, permette di valutare la validità del sistema di controllo progettato, verificando l'andamento delle grandezze controllate rispetto i riferimenti forniti in ingresso al sistema.

È possibile determinare l'affidabilità del controllo di powertrain implementato.

Con i dati di partenza, forze, potenze e correnti, si sono ottenuti gli andamenti delle grandezze che si dovranno ritrovare al termine delle simulazioni circuitali.

Si è simulato il funzionamento del convertitore dc/dc con e senza il controllo. Inoltre si sono ricavati gli andamenti delle principali grandezze elettriche nella fase di precarica dei supercondensatori.

### 4.1 Grandezze elettriche nel circuito

La corrente è la grandezza che caratterizza il sistema studiato. Infatti è dalla misurazione della corrente  $i_{dc}$  assorbita dal sistema di trazione, che si ricavano i riferimenti di corrente necessari al sistema di controllo.

Nelle simulazioni la corrente  $i_{dc}$  è stata ricavata conoscendo la potenza elettrica necessaria a fornire la forza di trazione al veicolo, ponendo di conoscere il ciclo di guida che la minicar deve percorrere.

La forza di trazione è la risultante della forza inerziale e di varie forze applicate al veicolo che esercitano resistenza al moto.

Esse sono riportate di seguito e sono mostrate nella figura 4.1:

- Forza motrice o di trazione  $F_{tr}$  avente direzione e verso del vettore velocità ( $v_{tr}$ );
- Forza resistente al rotolamento  $F_{rr}$ ;
- Forza resistente aerodinamica  $F_{ad}$ ;
- Forza resistente dovuta alla pendenza del tracciato  $F_{hc}$ ;
- Forza inerziale, richiesta per l'accelerazione lineare del veicolo quando la velocità non è costante  $F_{la}$ ;
- Forza richiesta per l'accelerazione angolare delle parti rotanti  $F_{\omega a}$ .




Figura 4.1: Forze agenti su un veicolo in movimento su un tracciato in pendenza

Le forze sopra indicate sono state ricavate conoscendo i valori di accelerazione determinati dal ciclo di guida *ECE* – 15, mostrato nelle figure 4.2 e 4.3 e note le singole masse degli elementi che compongono la minicar.




Figura 4.2: Profilo di velocità del ciclo guida ECE-15 limitato a 45 km/h




Figura 4.3: Profilo di accelerazione del ciclo guida ECE-15 limitato a 45 km/h

Nota la forza di trazione è possibile ricavare la potenza alle ruote. In funzione del rapporto e del rendimento di trasmissione si ricava la potenza meccanica sviluppata dal motore elettrico. Considerando il rendimento del motore e dell'inverter si calcola la potenza elettrica che dovranno fornire gli accumulatori.

Ipotizzando costante la tensione di bus, pari a 48V, si calcola la corrente  $i_{dc}$ . La corrente assorbita dal sistema di trazione sarà scomposta nella componente costante e nella componente variabile, la prima componente è fornita dalla batteria mentre la seconda è fornita dai supercondensatori tramite un convertitore dc/dc.

Avendo ipotizzato che l'energia immagazzinata negli SC di inizio e fine ciclo sia uguale, l'energia dissipata dal convertitore dc/dc dovranno essere fornite dalla batteria.

Si è considerato che nelle fasi di decelerazioni del veicolo l'energia cinetica venga recuperata ed immagazzinata negli accumulatori.

Le correnti così ottenute sono riportate nella figura 4.4.




Figura 4.4: Correnti ricavate dal ciclo guida ECE-15 limitato a 45 km/h

La corrente  $i_{dc}$  filtrata costituirà il riferimento di corrente del sistema di controllo.

## 4.2 Simulazione del convertitore dc/dc

La modalità di funzionamento interleaved si ottiene controllando in modo specifico i rami posti in parallelo di un convertitore, in modo da ridurre il valore di ripple sulla grandezza d'ingresso del convertitore e ripartire la corrente nei rami posti in parallelo. Nel progetto, come già visto, si impiegano due rami e questo implica che il segnale portante del secondo ramo del convertitore sia in ritardo di mezzo periodo di PWM rispetto quello del primo ramo.

Per analizzare il funzionamento del chopper si sono realizzate delle simulazioni utilizzando le connessioni circuitali riportate nello schema di figura 2.2 imponendo delle condizioni iniziali sui valori di tensione e corrente dei singoli componenti in modo da simulare una condizione vicina equilibrio per il *duty\_cycle* assegnato.

Lo schema circuitali implementato è riportato nella figura 4.5.




Figura 4.5: Rappresentazione circuitali dello schema simulato

Nello schema non è presente il sistema di trazione perché ai fini della comprensione del funzionamento del chopper esso è ininfluenza.

Inoltre si sono considerate le resistenze interne degli accumulatori,  $R_b$  per la batteria e  $R_{uc}$  per i supercondensatori.

I valori dei componenti indicati nel capitolo precedente vengono riportati di seguito nella tabella 4.1.

<b>Componente</b>	
<b>Supercondensatori</b>	125F
$R_{uc}$	8,2m $\Omega$
$L_1$ $L_2$	70 $\mu$ H
$C_f$	3,3mF
$L_f$	1,66 $\mu$ H
<b>Batteria</b>	200Ah
$R_b$	50m $\Omega$

Tabella 4.1: Componenti circuitali

In tabella 4.2 sono indicati gli stati iniziali delle tensioni e delle correnti nel circuito con  $duty\_cycle$  pari a 0,25.

<b>Stato iniziale</b>	
$V_{uc}$	36V
$I_{L1}$ $I_{L2}$	-100A
$V_{dc}$	456V
$I_b$	-160A
$V_b$	56V

Tabella 4.2: Valori iniziali delle grandezze elettriche con  $duty\_cycle = 0,25$

L'andamento nel tempo delle correnti  $I_{L1}$  e  $I_{L2}$ , d'ingresso chopper e della corrente  $i_c$  d'uscita chopper sono riportate in figura 4.6.




Figura 4.6: Correnti  $i_{L1}$ ,  $i_{L2}$ ,  $i_c$  con  $duty\_cycle = 0,25$

In tabella 4.3 sono indicati gli stati iniziali delle tensioni e delle correnti nel circuito con  $duty\_cycle$  pari a 0,75.

Stato iniziale	
$V_{uc}$	12V
$I_{uc1}$ $I_{uc2}$	-270A
$V_{dc}$	56V
$I_b$	-130A
$V_b$	56V

Tabella 4.3: Valori iniziali delle grandezze elettriche con  $duty\_cycle = 0,75$

L'andamento nel tempo delle correnti  $I_{L1}$  e  $I_{L2}$ , d'ingresso chopper e della corrente  $i_c$  d'uscita chopper sono riportate in figura 4.7.




Figura 4.7: Correnti  $i_{L1}$ ,  $i_{L2}$ ,  $i_c$  con  $duty\_cycle = 0,75$

Si osserva che il ripple sovrapposto alla corrente d'uscita del chopper  $i_c$  ha frequenza doppia rispetto a quello delle correnti d'ingresso chopper  $I_{L1}$  e  $I_{L2}$ .

Le correnti che otteniamo sono concordi con i calcoli teorici condotti a priori. Inoltre con i valori di  $duty\_cycle$  indicati ricadiamo nei casi per cui il valore del ripple sulle correnti è massimo. Su queste condizioni sono stati dimensionati gli elementi di filtro  $C_f$  e  $L_f$ .

### 4.3 Simulazione del sistema di controllo

Nel capitolo 3 si è studiato e analizzato un controllo che possa soddisfare le specifiche del progetto.

Esso è strutturato in due livelli: alto e basso.

Il livello alto prevede l'acquisizione della corrente  $i_{dc}$  e la generazione, dopo un'operazione di filtraggio, del segnale di riferimento  $i_c^*$  per il controllo di basso livello. Il controllo di basso livello è costituito da due anelli innestati.

La corrente  $i_c^*$  entra nell'anello di corrente esterno del controllo di livello basso. Il sistema di controllo confronta il riferimento con la grandezza  $i_c$  misurata e la differenza entra nel regolatore  $R_c(s)$ . L'uscita del regolatore è la corrente di riferimento  $i_{uc}^*$  che confrontata con la grandezza acquisita dal sistema  $i_{uc}$  produce l'ingresso per il regolatore  $R_{uc}(s)$  ottenendo, in tale modo, il  $duty\_cycle$  necessario a comandare i gate dei

mosfet.

Per ridurre i tempi di simulazione si sono realizzati due circuiti, uno nel quale il passo di integrazione è una frazione del periodo di switching e che simula il funzionamento del controllo di livello basso e un secondo che considera la dinamica del ciclo di guida ECE-15 e che simula il controllo di livello alto.

In questo modo si sono realizzate due simulazioni distinte con durata limitata.

### 4.3.1 Precarica dei supercondensatori

La precarica viene eseguita fornendo un riferimento di corrente  $i_{uc}^*$  costante all'ingresso dell'anello interno, facente parte del controllo di livello basso. Nella figura 4.8 si noti che il circuito elettrico non si modifica, ma si interrompe la connessione tra l'anello di corrente esterno con quello interno e il riferimento  $i_{uc}^*$  viene fornito e non calcolato.




Figura 4.8: Rappresentazione circuitale nella fase di precarica degli SC

La risposta del sistema controllato al gradino di precarica è mostrato nella figura 4.9, in cui si mostra come la corrente d'ingresso chopper segua il gradino di riferimento. Le discontinuità della corrente è dovuta alla componente di ripple.




Figura 4.9: Andamento della corrente  $i_{uc}$  nella fase di precarica

La misura della tensione ai capi dei supercondensatori permette di determinarne lo stato di carica. Questa misurazione viene eseguita nella sequenza di accensione dell'elettronica di controllo, se il valore acquisito risulta essere inferiore al valore minimo impostato nel programma di controllo è ritenuto necessario l'esecuzione di una precarica degli SC.

### 4.3.2 Risposta al gradino

Nella figura 4.10 è riportato lo schema circuitale in cui si analizza la risposta del sistema controllato ad un gradino.

Dovendo rappresentare le commutazioni degli switch del convertitore dc/dc, il tempo di simulazione e il passo di integrazione è stato impostato a  $20ms$  e il passo di integrazione a  $1\mu s$ ,  $1/100$  del periodo di commutazione.




Figura 4.10: Rappresentazione circuitale dello schema simulato con controllo

Nel circuito si è implementato il sistema di controllo di powertrain, nel quale si distinguono gli anelli di corrente esterno ed interno.

Si osserva, nella figura 4.11, l'andamento delle correnti  $i_{uc}$  all'ingresso ed  $i_c$  all'uscita del chopper quando si assegna un gradino di corrente  $i_c^*$  come riferimento.




Figura 4.11: Andamento delle correnti  $i_c$  e  $i_{uc}$  con sistema controllato

Le correnti  $i_c$  e  $i_{uc}$ , mostrate nella figura, seguono i rispettivi riferimenti. Inoltre si osserva che il tempo con cui la corrente  $i_c$  si porta a regime, rispetto la corrente  $i_{uc}$  risulta essere maggiore come indicato da progetto.

Come si prevedeva le correnti che si ottengono hanno una componente di ripple.

Dalla figura 4.11 e dalle considerazioni sopra fatte si può ritenere che il sistema di controllo funziona correttamente e si possono eseguire delle ulteriori simulazioni per ottenere delle indicazioni sugli stati di funzionamento del sistema di controllo.

### 4.3.3 Risposta al ciclo guida ECE-15

Dopo aver verificare il corretto funzionamento del sistema di controllo di livello basso, si passa ora ad analizzare il comportamento del sistema di controllo di livello alto durante un intero ciclo di guida *ECE* – 15.

Nella simulazione del sistema di trazione è stato sostituito con un generatore di corrente che fornisce la corrente  $i_{dc}$ , ottenuta in precedenza dal ciclo di guida adottato ECE-15 e mostrata nella figura 4.4.

In figura 4.12 è mostrato il circuito simulato. Si noti che il convertitore dc/dc è rappresentato mediante un circuito equivalente composto da due generatori di corrente ideali.




Figura 4.12: Rappresentazione circuitale dello schema simulato

L'ingresso e l'uscita del chopper vengono così analizzati in modo da eseguire la simulazione con un passo d'integrazione pari a  $1ms$ , in modo da completare la simulazione, la cui durata è  $195s$ , in tempi ragionevoli.

Il generatore  $J_{output}$ , posto all'uscita del chopper, ha come segnale d'ingresso la componente di alta frequenza della corrente  $i_{dc}$ , ottenuta mediante il filtro passa alto  $TFCN1$ ; il segnale di riferimento per il generatore  $J_{input}$ , posto all'ingresso del chopper, si calcola supponendo che il convertitore sia ideale, la potenza calcolata in ingresso è pari alla potenza in uscita.

In queste ipotesi eseguendo il prodotto tra  $v_{dc}$  e  $i_c$  si determina la potenza d'uscita del chopper, dividendo tale risultato per la tensione  $v_{uc}$  si ottiene la corrente  $i_{uc}$  impiegata come ingresso del generatore  $J_{input}$ .

Nella figura 4.12 è presente anche il filtro passa basso *TFCN2* che simula il ritardo del convertitore dc/dc nel seguire il riferimento.

Nella simulazione si è ipotizzato che, nelle condizioni iniziali, il condensatore di filtro si trovi già carico alla tensione di  $48V$  e che la corrente nell'induttore di filtro  $L_f$  sia nulla.

L'andamento delle correnti e delle tensioni ottenuti dalla simulazione sono mostrate nella figura 4.13.




Figura 4.13: Andamento delle correnti e delle tensioni in riferimento al ciclo ECE-15

Si possono osservare gli andamenti delle corrente  $i_{dc}$ ,  $i_c$  e  $i_{uc}$  e delle tensioni  $v_{dc}$  e  $v_{uc}$ . Inoltre si ricavano il range di tensioni a cui si portano i supercondensatori e la batteria.

Si osservi che quando le correnti risultano negative il valore delle tensioni aumentano, in quanto si esegue una frenatura elettrica e si recupera l'energia cinetica.

## DSC Texas TMS320F28335

Negli ultimi decenni gli azionamenti elettrici vengono controllati mediante sistemi digitali, i quali hanno sostituito i più tradizionali sistemi analogici sopperendo agli inconvenienti che essi presentavano. I sistemi digitali non sono influenzati dalla variazione della temperatura e dalla variazione parametrica dei componenti; inoltre hanno aumentato notevolmente il numero e la complessità dei calcoli implementabili nei sistemi di controllo, riducendo anche l'ingombro del sistema in termini di spazio.

Il processore utilizzato per il controllo del sistema di alimentazione è prodotto dalla Texas Instrument: TMS320F28335.

Tale DSC è una versione che contiene un'unità aritmetica di tipo floating point, che velocizza le prestazioni computazionali e di implementazione del programma da parte del programmatore.

Questo processore appartiene alla famiglia dei DSC (Digital Signal Controller), dove alla CPU viene affiancata una serie di periferiche che rendono versatile questo strumento così da applicarlo in vari settori.

Tramite un programma si interfaccia col pc il quale, grazie ad un linguaggio di programmazione ad alto livello (C e C++), permette la stesura del listato in modo facile. Tale DSC è applicabile in ambito industriale grazie alla velocità di calcolo; infatti operando con una frequenza di  $150MHz$  permette di eseguire 300 milioni di operazioni al secondo in virgola mobile. Con questa potenza di calcolo si riesce a ridurre i ritardi negli anelli di controllo aumentando la velocità di risposta del sistema.

Nel progetto il DSC è stato programmato in modo da controllare il convertitore dc/dc per garantire l'erogazione o l'assorbimento delle rapide variazioni della corrente del sistema di propulsione da parte dei supercondensatori, oltre a comandare l'inserzione della resistenza di frenatura nel caso in cui gli accumulatori, batterie e supercondensatori, siano completamente carichi.

Avendo a bordo un'unità logica-aritmetica del tipo a virgola mobile, il DSC ha la possibilità di sviluppare un algoritmo di controllo più sofisticato.

Il numero di periferiche messe a disposizione permette di ridurre al minimo l'elettronica d'interfaccia tra microprocessore e driver o sensori. Non tutte le periferiche a bordo del DSC saranno usate, ma lasciano la possibilità di sviluppi futuri non dovendo sostituire l'elettronica di bordo.

## 5.1 Caratteristiche del DSC TMS320F28335

Il processore del DSC è realizzato su tecnologia CMOS tale da fornire elevate caratteristiche statiche e di calcolo. La sua architettura è di tipo Harvard modificata, così da permettere il prelievo di dati ed istruzioni, nonché la scrittura nello stesso istante in cui avviene la fase di lettura, tramite un'organizzazione della CPU di tipo pipeline ed a 6 bus dati/indirizzi separati.

Il DSC possiede un ridotto set di istruzioni tipo RISC, in modo tale da permettergli l'esecuzione di istruzioni in un singolo ciclo, di operazioni tra registro e registro e la possibilità di utilizzare dati sia in bit sia in byte o multipli.

Il dispositivo permette una programmazione a basso livello, per mezzo di una programmazione assembly, ma esso permette di sviluppare software di controllo ad alto livello e quindi di implementare algoritmi sviluppati usando i linguaggi C o C++.

### 5.1.1 Struttura della CPU

La CPU è adibita al controllo dello svolgimento del programma. Essa esegue le operazioni di tipo aritmetico-logico e fornisce una logica di emulazione per effettuare operazioni di test o di controllo sulla funzionalità del DSC.

In aggiunta comprende un insieme di segnali per l'interfacciamento con la memoria e le varie periferiche.

Il processore presenta delle ulteriori caratteristiche quali:

- una pipeline ad 8 fasi di tipo protetto, che impedisce di scrivere e leggere nella stessa locazione. Essa garantisce l'esecuzione delle istruzioni con elevata velocità senza interfacciare memorie costose perché ad alta velocità;
- Registri accessibili solo dalla CPU e che non sono disponibili per la programmazione;
- ALU a 32-bit con aritmetica in complemento a due e logica booleana;
- Possibilità di eseguire operazioni di shift fino a 16-bit alla volta;
- Moltiplicazioni hardware a 32x32 bit in complemento a 2, con risultato a 64-bit.

Attraverso un controllo dell'interfaccia CPU-memoria durante le fasi di pipeline in cui non è utilizzata, la parte di emulazione permette il debug ed il test sia dei registri sia della memoria.

La CPU si interfaccia ai dispositivi con 4 tipi di segnali:

- Segnali di interfaccia con la memoria o con le periferiche, rappresentati da dati o istruzioni di dimensione diverse, cioè da 16-bit o 32-bit;
- Segnali di clock o di controllo;
- Segnali di reset e di interrupt;
- Segnali per il test ed il debug.

In figura 5.1 si può osservare uno schema blocchi della struttura della CPU:




Figura 5.1: Schema a blocchi della CPU

### 5.1.2 Gestione della memoria

La memoria hardware è presente all'interno del DSC. Entrambe le parti di memoria dedicate una ai dati o l'altra al programma sono uniformemente mappati in blocchi di memoria la quale è suddivisa in tre segmenti:

- memoria on chip per dati o programma;
- memoria riservata per l'emulazione;
- memoria riservata per i registri di interrupt.

I bus di comunicazione del processore C28x con la memoria sono tre:

- bus di lettura del programma;
- bus di lettura dati;
- bus di scrittura dati.

I bus di lettura e scrittura dati sono formati da 32 linee di indirizzo (e 32-bit dati), mentre il bus di lettura delle istruzioni di programma è formato da 22 linee di indirizzo (e 32-bit dati). È dunque possibile indirizzare fino a 4 miliardi di word (con 1-word = 16-bit) nello spazio dati e fino a 4 milioni di word nello spazio programma.

### 5.1.3 Pipeline

Il processore implementa una pipeline ad otto fasi indipendenti, visibili nella figura 5.2. In ogni istante ci possono essere otto istruzioni in esecuzione. Ogni istruzione deve incontrare le otto fasi della pipeline, ma non tutte sono attive per ogni istruzione. La CPU può aggiungere dei cicli inattivi cosicché che le scritture e le letture avvengano nel modo voluto, poiché più istruzioni possono modificare la stessa locazione di memoria o lo stesso registro.

Per ottimizzare l'efficienza della pipeline, si cerca di mantenere la pipeline costantemente attiva utilizzando un meccanismo sfruttato dalla CPU C28x chiamato instruction-fetch, il quale riempie con istruzioni instruction fetch queue in attesa di essere decodificate ed eseguite. Esso utilizza 32-bit alla volta, pertanto preleva o un'istruzione a 32-bit o due a 16-bit.




Figura 5.2: Struttura della pipeline del DSC TMS320F28335

Questo meccanismo mette a disposizione tre registri con la funzione di contatori di indirizzo durante il prelievo o l'esecuzione di un'istruzione:

- **Fetch counter (FC):** contiene l'indirizzo scritto dalla CPU sul bus indirizzi di programma durante la fase F1; pertanto contiene l'indirizzo della prossima istruzione ad essere prelevata. La CPU incrementa sempre questo registro finché la coda non è piena.
- **Instruction counter (IC):** dopo che la fase D1 ha determinato se l'istruzione è a 16 o 32-bit, l'IC viene caricato con l'indirizzo dell'istruzione che deve essere sottoposta alla decodifica durante la fase D2. Nel caso di interrupt il valore di questo registro viene salvato nello stack o in un registro ausiliario.
- **Program counter (PC):** quando un nuovo valore viene caricato nel registro IC il vecchio valore viene salvato nel PC; pertanto esso contiene l'indirizzo dell'istruzione che sta per essere elaborata nella fase D2.

L'incremento di questi contatori può essere di una o due word a seconda della lunghezza delle istruzioni che vengono elaborate.

#### 5.1.4 Wait states

La CPU assegna automaticamente dei tempi di attesa quando la memoria richiede di scrivere/leggere dalla memoria o da una periferica, ma il dispositivo potrebbe richiedere un tempo di trasferimento maggiore di quello preassegnatogli. Dunque ogni dispositivo comunica attraverso dei ready signals se ha terminato la trasmissione, altrimenti la CPU automaticamente inserisce degli stati di attesa che consistono nel togliere parte della pipeline.

#### 5.1.5 Tipi di indirizzamento

Il processore C28x permette più modalità di indirizzamento le quali sono abbastanza complicate poiché sono ottimizzate per ridurre la lunghezza delle istruzioni e quindi del codice. I principali modi di indirizzamento sono quattro:

- **Direct addressing mode:** in questo modo il registro a 16-bit DP (data page pointer) si comporta come un puntatore fisso a una pagina di memoria. L'istruzione produrrà un indirizzo da 6 o 7-bit, dipendente dal tipo di istruzione, che si concatena con il valore di registro DP. Questo metodo è utile per accedere o ad un indirizzo fisso come il registro di una periferica o ad una variabile globale in C.
- **Stack addressing mode:** il registro SP (stack pointer, 16-bit) è usato per accedere allo stack software, puntando sempre alla locazione vuota. Un'istruzione produrrà un offset da 6-bit che verrà sottratto all'indirizzo puntato dallo SP per accedere alle locazioni dello stack.
- **Indirect addressing mode:** vi sono otto registri ausiliari (XAR0-XAR7, 32-bit) ognuno dei quali funge da puntatore generico. Un'istruzione può variare direttamente il contenuto del registro puntato, in modo immediato, mediante l'uso di 3-bit o con il contenuto di un altro registro da 16-bit.

- **Register addressing mode:** in questo modo un altro registro può essere l'operando sorgente o di destinazione di una posizione di memoria: utile nelle operazioni tra registri.

Nella maggior parte delle istruzioni del processore C28x, un campo di 8-bit è riservato per selezionare il tipo di indirizzamento e quali modifiche attuare ad esso. Le istruzioni del processore C28x possono essere a 16 o a 32-bit e sono principalmente di 4 tipi: aritmetiche, logiche, per il controllo del programma e per il caricamento/scrittura (load/store).

La lettura o scrittura in memoria o nelle periferiche avviene a 32-bit, poiché ogni locazione di memoria o registro della periferica, ha dimensioni di una word da 16-bit; ogni accesso deve essere effettuato mediante un allineamento rispetto alle locazioni con indirizzo pari. Se la logica di indirizzamento richiedesse un indirizzo dispari, il processore inizierà a leggere dalla precedente locazione con indirizzo pari.

La CPU contiene inoltre 20 registri di lunghezza variabile da 16 a 32-bit, ai quali sono da aggiungere registri che comprendono solo la upper/lower word di altri registri, fatta eccezione nella dimensione per il program counter il quale è di 22-bit.

Oltre ai registri accumulatori, ai registri puntatori, ai registri di stato e ai registri di controllo dell'interrupt sono presenti otto registri ausiliari che si possono usare sia per l'indirizzamento sia come registri general purpose (XAR0-7).

## 5.2 Aritmetica in virgola mobile

Il microcontrollore TMS320F28335 possiede una potenza di calcolo molto elevata grazie alla presenza di un'unità logica-aritmetica a virgola mobile.

Tale dispositivo riesce ad eseguire, oltre alle altre operazioni, una moltiplicazione 32x32-bit in un ciclo di clock.

L'unità di calcolo del DSC permette di ridurre il numero di istruzioni necessarie per implementare molte operazioni: ad esempio non è necessario effettuare operazioni di controllo di overflow oppure operazioni di ridimensionamento dei valori.

Un altro vantaggio è la facile implementazione dell'algoritmo progettato dagli sviluppatori, i quali possono copiare il codice sviluppato sul pc con software a virgola mobile e non devono eseguire la conversione del codice programma in un codice a virgola fissa.

In ogni caso vi è una compatibilità tra le due unità logiche-aritmetiche in quanto si possono usare separatamente, così da permettere il funzionamento corretto di un programma a virgola fissa. Per non compromettere la funzionalità dell'unità a virgola fissa la FPU (definita più avanti) possiede delle istruzioni proprie che permettono di gestire in modo più rapido e corretto le operazioni tra numeri reali, questo perché l'aritmetica degli interi o a virgola fissa può risultare inadeguata per quanto riguarda l'accuratezza nei calcoli tra numeri reali.

L'aritmetica a virgola fissa permette di operare con numeri frazionari, ma mantiene il punto decimale in una posizione determinata una volta per sempre e questo può compromettere l'accuratezza del risultato, cioè la vicinanza tra il valore vero e la sua rappresentazione numerica. Ciononostante la precisione, cioè il numero di cifre significative che si usano per rappresentarlo, resta inalterato poiché la lunghezza della parola è fissa. A parità del numero di bit, la rappresentazione in virgola mobile permette di

ampliare l'intervallo dei valori rappresentati ed inoltre permette di mantenere elevata l'accuratezza nei calcoli.

Il DSC F28335 contiene a bordo una FPU (floating point unit) che si basa sullo standard IEEE-754 adottando il formato a singola precisione 32-bit. Questo è uno degli standard che esistono e specifica com'è rappresentabile il numero all'interno dell'unità implementata nel DSC.

Inoltre specifica quali operazioni sono effettuabili sui numeri in virgola mobile comprese le operazioni di arrotondamento.

L'IEEE-754 si basa sul principio della notazione scientifica normalizzata estesa ai numeri binari ottenendo un formato del tipo:

$$(-1)^S \cdot (1 + F) \cdot 2^{E-B}$$

dove:

- S: segno, 0 se positivo, 1 se negativo;
- E: esponente, valori da 0 a  $2^{23} - 1$ ;
- F: mantissa, valori da 0 a 255;
- B: offset uguale a 127;




Figura 5.3: Rappresentazione della parola

Il campo dedicato alla mantissa contiene implicitamente l'1 iniziale dei numeri binari normalizzati. Dunque tutti i numeri binari vengono precedentemente normalizzati in modo che siano compresi tra 1 e 2 cosicché il primo bit iniziale 1 possa essere omesso, in modo di aumentare i numeri rappresentabili nella mantissa.

Il campo esponente è costituito da 8-bit e permette di rappresentare 256 valori. Solamente 254 valori vengono utilizzati per rappresentare i numeri in formato normale con esponente compreso tra -126 e +127, visto che i valori 0 e 155 sono riservati a funzioni speciali.

Per la rappresentazione dei numeri negativi, lo standard IEEE-754 introduce una convenzione chiamata notazione polarizzata, che modifica il valore del campo rappresentandolo con una quantità in eccesso (bias) di 127, per la singola precisione.

In fase di decodifica del numero, il bias viene nuovamente sottratto per recuperare il valore originale. Questa tecnica è implementata perché con questo standard per la rappresentazione dei numeri negativi si adopera il metodo del complemento a due per la rappresentazione del segno dei numeri interi, il quale genera un problema nell'ordinamento dei numeri negativi.

I valori di offset 0 e 255 permettono di trattare casi e numeri particolari in relazione al valore della mantissa:

- Il valore 0 serve a codificare lo zero che può essere identificato solo con una mantissa completamente nulla, a causa dell'1 implicito;
- Nel caso di un valore 0 all'esponente e una mantissa diversa da 0 il dato che si rappresenta non è esprimibile con la notazione scientifica normalizzata.
- Il valore 255 serve a gestire numeri più grandi del massimo consentito (overflow), nel caso in cui la mantissa sia 0 mentre nel caso in cui la mantissa sia diversa da 0 essi vengono indicati con la notazione nan (not a number).

Il range di valori rappresentabili, considerando solo i numeri positivi, è:

$$.2 \cdot 10^{-38} = 2^{-126} \leq \text{numero} \leq 2^{127} = 1.7 \cdot 10^{38}$$

Dal punto di vista hardware la FPU introduce altri dieci registri a 32-bit dedicati al calcolo floating point. Inoltre, poiché alcune istruzioni floating point richiedono un tempo di esecuzione maggiore, il ciclo della pipeline viene leggermente modificato aggiungendo un'ulteriore fase di esecuzione (execute).

Questa soluzione adottata nel DSC aumenta la complessità circuitale, il costo e la potenza elettrica assorbita, ma lo rende un dispositivo di punta nella gamma della Texas Instrument.

### 5.3 Gestione del clock e sistema di controllo

Il sistema di controllo del DSC F28335 è caratterizzato dall'oscillatore, dal PLL, dal sistema di temporizzazione, dal watchdog timer e dai registri per il funzionamento low power.

La figura 5.4 riporta la gestione del clock all'interno del DSC.

Al DSC può essere collegato un oscillatore esterno o un quarzo collegato all'oscillatore interno. Internamente al DSC è presente un modulo PLL, che gestisce i segnali di clock per l'intero dispositivo oltre a comandare il funzionamento low-power-mode. Esso consente di moltiplicare il segnale di temporizzazione esterno fino a 10 volte, permettendo di modificare questo valore anche durante l'esecuzione del programma.




Figura 5.4: Diagramma dell'oscillatore e del PLL

**Clock periferico:** il segnale di clock CLKIN entra nella CPU ed esce da quest'ultima con il nome SYSCLKOUT ma la frequenza di funzionamento è la medesima, come mostrato in figura 5.5. Quest'ultimo è il segnale di clock indirizzato ad ogni periferica, ognuna delle quali può essere disabilitata per ridurre il consumo energetico del DSC. Inoltre è possibile disaccoppiare il clock generale per alcune periferiche che necessitano di velocità differenti rispetto alla CPU.

**Watchdog timer:** come la maggior parte dei processori anche il DSC F28335 possiede un timer da 8-bit, con il compito di resettare la CPU qualora questa entrasse in stallo. Pertanto è un contatore che abilita il reset quando raggiunge un valore predeterminato.




Figura 5.5: Gestione del clock tra le varie periferiche

**Low power mode:** Il DSC F28335 presenta tre modalità di funzionamento a risparmio energetico:

- **IDLE:** vengono spenti i clock di tutte le periferiche non funzionanti. Un interrupt proveniente da una periferica funzionante può far svegliare tutte le altre.
- **STANDBY:** spegne il clock della CPU e delle periferiche ma lascia operare il PLL e l'oscillatore. Un interrupt esterno può svegliare CPU e periferiche.
- **HALT:** spegne l'oscillatore interno, in pratica il sistema è spento. Un segnale di reset o esterno riattiva il dispositivo.

## 5.4 Memorie ed interfacce esterne

Il DSC TMS320F28335 dispone di blocchi di memoria sui quali sono mappati sia dati sia istruzioni del programma. La partizione che differenzia i diversi settori viene eseguita dal programma per mezzo del linker. Al programmatore la memoria si presenta come un'unico blocco unificato e ciò rende più semplice la programmazione ad alto livello, visibile in figura 5.6.

Le memorie presenti all'interno del DSC in esame sono di diversa tecnologia e vengono qui riportate:

- 256k x 16-bit di memoria flash suddivisa in 8 settori da 32 x 16-bit;
- 1k x 16-bit di memoria OTP (one time programmable);
- Due blocchi SARAM ognuno da 1k x 16-bit (M0,M1). Si tratta di una memoria a singolo accesso, ovvero che consente una sola operazione di lettura o scrittura per ciclo macchina. Può essere mappata sia nello spazio dati sia nello spazio programma;
- 32k x 16-bit SARAM diviso in 8 blocchi (L0 - L7) dove si può accedere separatamente in ogni blocco così da minimizzare gli stati nella pipeline;
- Boot ROM è la memoria fornita dal costruttore che contiene il software per l'inizializzazione del DSC ed inoltre contiene tabelle standard come le forme d'onda seno e coseno da utilizzare nello sviluppo di algoritmi matematici.

Il DSC mette a disposizione 20 linee indirizzi a 32-bit e 3 linee chip-select per interfacciare memorie o periferiche esterne. Le tre linee di chip-select sono mappate in tre zone esterne chiamate zona 0, zona 6 e zona 7 ognuna delle quali può essere programmata con un numero diverso di wait-state a seconda della periferica collegata.




Figura 5.6: Memoria on-chip ed esterna del DSC320F28335

## 5.5 Gestione degli interrupt

Gli interrupt sono segnali che bloccano l'esecuzione del programma corrente per eseguire una subroutine. Di norma gli interrupt sono generati da periferiche esterne che necessitano di fornire o prelevare dati dal processore oppure, come nel caso del processore C28x, dai timer interni quando raggiungono lo zero. Nel processore gli interrupt possono essere innescati sia via hardware sia via software per mezzo di particolari istruzioni. Il DSC TMS320F28335 possiede numerose periferiche; pertanto è possibile avere più chiamate ad interrupt nello stesso istante, situazione che viene gestita dal processore mediante un sistema di priorità.

Ogni interrupt è classificato dalla CPU in uno dei seguenti modi:

- interrupt mascherabile: interrupt che può essere bloccato via software;
- interrupt non-mascherabile: interrupt che non può essere bloccato e viene immediatamente gestito dalla cpu che salta immediatamente alla subroutine associata.

All'arrivo di un interrupt la CPU esegue una serie di operazioni riassumibili in 4 fasi:

1. Ricezione della richiesta di interrupt. Sospensione del programma in corso.
2. Approvazione dell'interrupt. Verifica se l'interrupt è mascherabile o no.
3. Preparazione della subroutine e salvataggio dei registri. La CPU esegue la istruzione corrente e salva i registri principali nello stack; preleva il vettore dell'interrupt e lo salva nello stack.
4. Il processore C28x salta alla corrispondente subroutine (ISR).

Il processore C28x supporta 32 vettori di interrupt d'interruzione, incluso il vettore di reset. Ogni vettore è indirizzo da 22-bit, che corrisponde all'indirizzo di partenza per l'interrupt service routine (ISR). Ogni vettore è salvato su due indirizzi consecutivi di memoria (i 10-bit eccedenti vengono ignorati). Quando un interrupt viene approvato, il vettore associato viene prelevato così da permettere il salto alla subroutine corretta. Tra gli interrupt mascherabili del DSC F28335 vi sono 14 interrupt general-purpose i quali vengono gestiti da tre registri:

- CPU interrupt flag register (IFR)
- CPU interrupt enable register (IER)
- CPU debug interrupt enable register (DBGIER)

Questi registri permettono di abilitare un interrupt (IER), verificare se un interrupt è pendente (cioè sta aspettando di essere servito dalla CPU) o per abilitare un interrupt durante l'emulazione (DBGIER). Inoltre gli interrupt mascherabili condividono uno stesso bit all'interno del registro di stato (status register 1). Tale bit (INTM) è utilizzato per abilitare globalmente questi interrupt.

Gli interrupt non-mascherabili non possiedono alcun registro di abilitazione poiché devono essere immediatamente serviti saltando alla subroutine appropriata. Oltre agli interrupt hardware (NMI) e al reset, tra gli interrupt non mascherabili del processore

C28x vi sono gli interrupt software (istruzioni INTR e TRAP).

Il DSC F28335 presenta un modulo PIE (Peripheral Interrupt Expansion) ovvero un multiplexer capace di far confluire più interrupt di diverse periferiche in un singolo interrupt per la CPU, come mostrato in figura 5.7, fornendo inoltre un controllo prima che l'interrupt entri nella CPU (INT1-INT12). In ogni caso ciascun interrupt ha il proprio vettore salvato nella memoria RAM, il cui valore viene prelevato ogni volta che la CPU serve l'interrupt. Nonostante il raggruppamento ed il numero elevato, ogni interrupt può essere individualmente abilitato o disabilitato.




Figura 5.7: Modulo PIE gestione degli interrupt del DSC

**FUNZIONAMENTO:** se una periferica lancia un interrupt il corrispondente interrupt flag bit (IF) viene settato; se il corrispondente interrupt enable (IE) è abilitato la periferica genera una richiesta di interrupt al PIE controller. Quest'ultimo ha il compito di raggruppare gli otto segnali e inviare il risultato alla CPU. Per ogni gruppo vi è inoltre un bit di acknowledge in base al quale viene inviata oppure no la richiesta di interrupt alla CPU.

Inoltrata la richiesta di interrupt alla CPU, il corrispondente bit di flag (IFR) si attiverà e l'interrupt sarà servito non appena vi sarà la corrispondente abilitazione sia da parte dell'enable (IER) sia da parte della global interrupt mask bit (INTM).

Una volta ricevuta la richiesta di interrupt, la CPU analizzerà i vari registri (di enable e flag) per determinare da dove è arrivata la richiesta e saltare alla subroutine appropriata.

In figura 5.8 è mostrata la gestione degli interrupt esterni alla CPU.

Gli interrupt possono avere origine esterna alla scheda. Il DSC F28335 permette di collegare 8 interrupt esterni (XINT1-XINT7) i quali possono abilitare l'interrupt sia nel fronte di salita sia in quello di discesa. Inoltre, per l'interrupt è disponibile un timer a 16-bit che viene resettato ogni qual volta viene rilevato un interrupt valido così da poter misurare il tempo tra due interrupt consecutivi.




Figura 5.8: Sorgenti di interrupt ed interrupt esterni

## 5.6 Periferiche

Il DSC TMS320F28335 ha un singolo bus costituito da 16 linee indirizzo e 16 o 32-bit dati a cui sono associati i segnali di controllo.

Il DSC F28335 supporta tre versioni del bus chiamate peripheral frame 1,2,3. La prima versione supporta accessi a 16 o 32-bit, la seconda versione permette accessi solo a 16-bit, mentre la terza è utilizzata per l'interfacciamento tra periferiche DMA (direct memory access) con accessi a 32-bit. A seconda del tipo di interfaccia ogni periferica sarà collegata al peripheral frame adeguato.

Le periferiche disponibili on-chip nel DSC:

- **ePWM:** questo modulo genera segnali PWM autonomamente, introducendo il dead-band. È disponibile anche un modulo ad alta precisione HRPWM utile per ottenere elevato sincronismo.
- **eCAP:** utilizza un timer a 32-bit e fino a 4 registri per osservare sino a 4 eventi indipendenti. Inoltre questa periferica può operare come PWM.
- **eADC:** è un convertitore a 12-bit a 16 canali contenente due unità sample and hold per il campionamento simultaneo.
- **eCAN:** permette la trasmissione seriale secondo il protocollo CANBUS 2.0B fornendo 32 mailboxes e garantendo la misurazione della durata dei messaggi.
- **McBSP:** multichannel buffered serial port; è una porta seriale utilizzata per applicazioni modem o audio ad elevata qualità.
- **SPI:** è una porta seriale ad elevata velocità che permette di trasmettere dati della dimensione di una word da e verso il DSC. Viene utilizzata nella comunicazione tra il DSC e un altro processore o per pilotare display.
- **SCI:** è una porta di comunicazione seriale a due fili anche conosciuta come UART. Essa contiene uno stack FIFO a 16 livelli per la trasmissione e la ricezione al fine di ridurre le richieste di interrupt.
- **I2C:** (inter interrupt circuit) porta di trasmissione seriale che rispetta lo standard I2C aggiungendo un registro FIFO a 16-bit per ridurre il numero di interrupt.
- **QEP:** questo modulo consente di interfacciarsi con un encoder incrementale di tipo lineare o rotatorio al fine di fornire posizione e velocità di una macchina elettrica rotante.
- **DMA:** questo modulo permette di trasmettere dati tra le periferiche e/o memoria senza l'intervento della CPU, lasciandola quindi libera di eseguire altre istruzioni.

Molti pin del DSC F28335 servono alla trasmissione di segnali general purpose input/output (GPIO). Poiché i segnali general purpose sono 88, molti pin sono condivisi tra segnali GPIO e segnali delle periferiche. Vi sono dunque dei multiplexer che determinano l'utilizzo di questi pin (o come periferica o come general-purpose), decidendo inoltre se configurarli come input o come output.



## Interfaccia del circuito col DSC

Le grandezze elaborate dal sistema di controllo del powertrain sono misurabili nel circuito mediante l'ausilio di appositi trasduttori di segnale.

Essi hanno il compito di convertire le grandezze analogiche misurate (tensione, corrente, temperatura) in segnali di tensione che andranno portati agli ingressi dei convertitori analogici digitali, di cui è equipaggiata l'unità logica di controllo.

Osservando le caratteristiche elettriche del dispositivo si evidenzia che gli ingressi degli ADC (Analogic Digital Converter) accettano un range di tensioni che varia tra 0 e 3V. È dunque necessario interporre un circuito di condizionamento del segnale per regolare il guadagno e l'offset dei segnali in uscita dai trasduttori.

Sono previsti ingressi e uscite digitali per la gestione dell'interruttore di accensione/spengimento del sistema, dei relè che permetteranno il sezionamento del circuito dagli accumulatori di energia, batteria e supercondensatori, e l'inserzione della resistenza di pre-carica del condensatore di filtro, e del sistema di segnalazione che permette al guidatore di interfacciarsi con il funzionamento del powertrain.

### 6.1 Misurazione delle correnti

Le correnti elaborate dal sistema di acquisizione sono le seguenti:

- Corrente dei Supercondensatori  $i_{uc}$
- Corrente uscente dal convertitore  $\overline{i_c}$ , presa dopo il filtro
- Corrente delle Batterie  $i_b$
- Corrente ai morsetti del Sistema di trazione  $i_{dc}$

L'inserzione dei trasduttori per la misurazione di tali correnti è mostrato nella figura 2.2 del capitolo.

L'ampiezza delle grandezze sopra citate possono oscillare tra un valore di  $-300A$  e  $+300A$ . La variazione di segno dipende dallo stato di marcia del veicolo e dallo stato di carica o scarica degli accumulatori.

Con questi vincoli è stato scelto il trasduttore di corrente mostrato in figura 6.1.



Figura 6.1: Sonda di corrente modello  $LF\_305 - s\_sp10$

Le principali caratteristiche elettriche sono riportate nella tabella 6.1:

Trasduttore $LF\_305 - s\_sp10$	
Supply Voltage $V_c$	$\pm 15V$
Primary Current Max $I_p$	$\pm 500A$
Measuring Resistent Max $R_M$	$21\Omega @ 70^\circ C$
Secondary Current $I_s$	$250mA$
Conversion Ratio	1 : 2000
Static Current consumption	$16 + I_s$ [mA]

Tabella 6.1: Caratteristiche principali della sonda  $LF\_305 - s\_sp10$

Queste sonde forniscono in uscita un segnale di corrente, che risulta essere proporzionale alla corrente primaria che circola all'interno del toroide. Sfruttando la tecnologia ad anello chiuso, cioè applicando una compensazione del flusso primario, la sonda è paragonabile ad un trasformatore ideale e quindi la grandezza d'uscita secondaria è proporzionale alla grandezza d'ingresso primaria tramite un coefficiente di conversione.

Ponendo in serie una resistenza di carico  $R_M$  si ottiene un'uscita di tensione dalla sonda, com'è richiesto per gli ingressi dei convertitori analogici-digitali, ma il livello di tensione che fornisce la sonda non è adatto al range ammesso dal DSC.

Nel progetto, il circuito di condizionamento del segnale è stato studiato impiegando una resistenza  $R_M = 18\Omega$ .

Moltiplicando il valore di resistenza  $R_M$  per la massima corrente secondaria  $I_{sense}$  che il trasduttore può fornire, si determina la massima ampiezza della tensione secondaria  $V_{sense}$ , riferita alla corrente misurata dalla sonda.

$$V_{sense} = R_M \cdot (\pm I_{sense}) = 18 \cdot (\pm 250e^{-3}) = \pm 4,5V \quad (6.1)$$

Realizzando il circuito riportato nella figura 6.2, si esegue la regolazione del guadagno e dell'offset in modo tale da conformarci alle specifiche degli ADC.




Figura 6.2: Rappresentazione circuitale, condizionamento segnale per sonda di corrente

Ricavando l'espressione matematica che esprime il legame tra la  $v_{sense}$  e la tensione d'ingresso degli ADC  $v_{adc}$  si ottiene l'equazione 6.2, dove si osserva la proporzionalità tra ingresso/uscita mediante il guadagno  $K$ , al tutto si deve sommare il coefficiente 1,5 così da fornire il giusto offset alla  $v_{sense}$ .

$$v_{adc} = K \cdot v_{sense} + \frac{3}{2} = 0,333 \cdot v_{sense} + 1,5 \quad (6.2)$$

Nel circuito sono impiegati due amplificatori operazionali, a sinistra nella configurazione inseguitore di tensione ed a destra in una configurazione pensata per riprodurre l'equazione 6.2.

L'inseguitore di tensione ha come caratteristica quella di non amplificare il segnale. Esso effettua l'accoppiamento tra i circuiti presenti a monte e a valle dell'amplificatore eliminando il cosiddetto effetto carico che potrebbe compromettere il corretto funzionamento dei circuiti.

Per spiegare il funzionamento del secondo amplificatore operazionale, richiamiamo il principio della sovrapposizione degli effetti.

Trattiamo prima il calcolo del guadagno di tensione e successivamente dell'offset in modo tale che  $v_{adc} = v'_{adc} + v''_{adc}$ .

Ponendo a massa l'ingresso non invertente dell'amplificatore operazionale  $v_+ = 0V$ , si ottiene la configurazione invertente di cui il guadagno è pari:

$$v'_{adc} = -K \cdot v_- \quad (6.3)$$

con  $K = R_2/R_1$ , ponendo  $R_2 = 10k\Omega$ ,  $R_1$  risulta essere uguale a  $30k\Omega$ .

Annullando l'ingresso invertente  $v_- = 0V$  si estrapola la relazione ingresso uscita pari a:

$$v''_{adc} = (1 - K) \cdot v_+ = 0,667 \cdot v_+ = 1,5V \quad (6.4)$$

Esplicitando il valore della tensione a cui si deve portare l'ingresso non invertente  $v_+ = 1,125V$ , dimensioniamo un partitore di tensione. Anche in questo caso imponendo la resistenza  $R_4 = 10k\Omega$ , si ricava il valore ohmico di  $R_3 = 123k\Omega$ . Il valore di resistenza calcolato non sono commercializzati, e quindi si è scelto un valore ohmico di  $R_3$  pari a  $120k\Omega$ .

Posizionando un condensatore  $C_2$  in parallelo alla resistenza  $R_2$  si è realizzato un filtro attivo passa basso con una frequenza di taglio di  $723kHz$ , valore calcolato considerando la massima variazione di corrente nei supercondensatori. Riferendosi alla figura 3.13, si considera: il supercondensatore caricato alla tensione di bus ( $48V$ ), la resistenza  $R_{UC}$  trascurabile e lo switch  $M_{1d}$  chiuso.

$$f = \frac{di}{dt} = \frac{dv}{L_{12}} \cong \frac{\Delta i}{L_{12}} = \frac{48 - 0}{70 \cdot 10^{-6}} = 686 \frac{kA}{s} \quad (6.5)$$

Nota la variazione della corrente e il valore di resistenza  $R_2$  si ricava il valore di capacità  $C_2$  usando la formula numero 6.6:

$$C_{filtro} = \frac{1}{2 \cdot \pi \cdot f \cdot R_2} = \quad (6.6)$$

$$\frac{1}{2 \cdot \pi \cdot 686e^3 \cdot 10e^3} = 23pF$$

Il valore del condensatore ottenuto non è commercialmente disponibile; è stato scelto il valore di capacità prossimo, cioè  $22pF$ , ottenendo così un filtro alla frequenza indicata precedentemente di  $723kHz$ .

## 6.2 Misura delle tensioni

La misura delle tensioni è affidato al trasduttore LEM modello  $AV\_100-125$ , mostrato in figura 6.3.



Figura 6.3: Sonda di tensione modello  $AV\_100 - 125$

Le specifiche elettriche delle sonde di tensione impiegate sono mostrate nella tabella 6.2:

<b>Trasduttore AV_100 – 125</b>	
<b>Supply Voltage <math>V_c</math></b>	$\pm 12 \dots 24V$
<b>Primary Voltage Max <math>V_p</math></b>	$\pm 125V$
<b>Measuring Resistent Max <math>R_M</math></b>	$47\Omega @11,4V$
<b>Secondary Current <math>I_s</math></b>	$50mA$
<b>Static Current consumption</b>	$50 + I_s$

Tabella 6.2: Caratteristiche principali della sonda AV\_100 – 125

Le tensioni che vengono elaborate dal programma di controllo sono le seguenti:

- Tensione dei Supercondensatori  $v_{uc}$
- Tensione di Batteria  $v_{bat}$
- Tensione del bus dc  $v_{dc}$

Tali correnti sono indicate nella rappresentazione circuito di figura 2.2.

Anche per queste sonde l'uscita è di corrente e con l'inserzione in serie al morsetto di "sense" della resistenza di carico  $R_M$  di valore pari a  $39\Omega$  si calcola il massimo range di tensione d'uscita proporzionale alla grandezza primaria.

La massima tensione misurabile sulle batterie è di  $56V$ , quindi si è scelto di dimezzare la scala della tensione primaria misurabile dalla sonda  $V_p = 0 \dots 62.5V$

$$V_{sense} = R_M \cdot \left(\pm \frac{I_{sense}}{2}\right) = 39 \cdot \left(\pm \frac{50e^{-3}}{2}\right) = \pm 0,975V \quad (6.7)$$

Essendo i valori di tensioni presenti nel circuito positivi o al massimo nulli, si è elaborato il circuito analogico di condizionamento del segnale per adeguare i valori d'uscita delle sonde agli ingressi dei convertitori analogici digitali.

L'equazione matematica che ne deriva risulta essere:

$$v_{adc} = K \cdot v_{sense} = 3,08 \cdot v_{sense} \quad (6.8)$$

Nella figura 6.4, è mostrato il circuito di condizionamento del segnale, nel quale è presente l'amplificatore operazionale in configurazione inseguitore di tensione, e l'amplificatore operazionale in configurazione non invertente.




Figura 6.4: Rappresentazione circuitale di condizionamento segnale sonda di tensione

In questa modalità di funzionamento il guadagno  $K$  è  $1 + \frac{R_2}{R_1}$ . Fissando la resistenza  $R_2 = 10k\Omega$ , il valore di resistenza  $R_1$  risulta  $4,8k\Omega$ . Commercialmente il valore scelto per  $R_1$  è pari a  $4,7k\Omega$ .

Come per la sonda di corrente si è scelto di interporre un filtro passa basso all'ingresso dell'amplificatore operazionale, per attenuare i disturbi ad alta frequenza. In questo caso le variazioni della tensione sono molto lente e quindi si è imposta una frequenza di taglio a  $f = 1kHz$ . Ipotizzando di utilizzare una resistenza  $R_3 = 10k\Omega$  è stato ricavato il valore del condensatore di filtro dalla formula 6.6 che risulta essere pari a  $16nF$ . Commercialmente si è scelto il valore di capacità  $18nF$  ottenendo una frequenza di taglio di  $884Hz$ .

L'aver scelto dei valori commerciali di resistenza implica che vi sia una differenza tra l'offset e i guadagni calcolati e quelli effettivamente ottenuti, dunque l'aggiustamento di queste grandezze è eseguita nel codice del programma implementato nel DSC.

Si aggiunge un filtro passa basso prima dell'ingresso del convertitore analogico digitale per eliminare la componente del segnale ad alta frequenza che va a disturbare il campionatore.

Il filtro è composto da una resistenza,  $R_5 = 100\Omega$ , e da un condensatore collegato a massa del valore di  $C_5 = 22pF$ , come consigliato dal manuale del convertitore analogico-digitale.

Come mostrato negli schemi di figura 6.2 e figura 6.4, entrambe le sonde e gli amplificatori operazionali sono alimentati con una tensione duale di  $\pm 15V$ .

### 6.3 Driver del chopper

Il DSC genera i comandi dei mosfet, che compongono il modulo di potenza, mediante la periferica PWM di cui esso è dotato.

È necessario adattare i livelli di tensione e la potenza per permettere l'accensione e lo spegnimento degli switch posizionando un driver tra il DSC e il convertitore dc/dc.

Il driver scelto per il progetto è mostrato in figura 6.5:



Figura 6.5: Driver modello 2SC0435T

Nel driver sono presenti due canali, così da permettere di comandare i segnali di gate dei due switch presenti su di uno stesso ramo del convertitore dc/dc.

Inoltre il driver è equipaggiato con una protezione contro le sovracorrenti, con un controllo della tensione di alimentazione e con un convertitore dc/dc d'isolamento per separare l'ingresso con l'uscita.

Il 2SC0435T è pensato per interfacciarsi con diversi convertitori e richiede la realizzazione di un circuito d'ingresso e uno d'uscita per poter settare i suoi parametri di funzionamento. Gli schemi realizzati sono mostrati nelle figure 6.6 e 6.7.

Le funzioni dei pin d'ingresso, indicati nella figura successiva, sono riportate nella tabella seguente:

Lato primario del driver	
$V_{dc}$	Tensione di alimentazione del convertitore interno
$SO_1$	Segnale di stato del canale 1
$SO_2$	Segnale di stato del canale 2
$MOD$	Modalità di funzionamento del chopper
$TB$	Set del tempo di blocco
$V_{cc}$	Tensione di alimentazione del driver
$GND$	Massa
$IN_a$	Segnale PWM d'ingresso del canale A
$IN_b$	Segnale PWM d'ingresso del canale B
$GND$	Massa




Figura 6.6: Rappresentazione circuitale dello schema d'ingresso del driver

Osservando le grandezze indicate nel data-sheet del costruttore si sono scelti i valori resistivi da attribuire alle resistenze indicate nello schema di figura 6.6.

Essendo il funzionamento del convertitore a ponte si deve collegare a massa il morsetto *MOD*.

Scegliendo una resistenza  $R_B$  pari a  $120k\Omega$  risulta un tempo di blocco  $T_B = 69ms$ , corrispondente al tempo per il quale entrambi i canali del driver vengono bloccati nel momento in cui la tensione d'uscita  $V_{ce}$  superi la soglia limite impostata.

La resistenza di pull-up è stata calcolata ipotizzando ai suoi capi una tensione pari a  $V_{cc} - 0,7 = 15 - 0,7 \simeq 15V$  e che venga attraversata da una corrente inferiore a  $20mA$ :

$$R_1 = R_2 = \frac{15}{20e^{-3}} = 750\Omega \quad (6.9)$$

Approssimando il valore resistivo a  $1k\Omega$  si assicura una corrente di valore inferiore al limite imposto.

Il circuito mostrato nella figura 6.7 è rappresentativo di un solo canale d'uscita del driver, essendo l'altro realizzato specularmente.




Figura 6.7: Rappresentazione circuitale dello schema d'uscita del driver

Anche in questo caso si riporta la funzione dei morsetti presenti nello schema precedente:

Lato secondario del driver	
<b><math>ACL_1</math></b>	Retroazione del canale 1
<b><math>VCE_1</math></b>	Misurazione della tensione $V_{ce}$
<b><math>REF_1</math></b>	Impostazione della soglia $V_{ce}$
<b><math>COM_1</math></b>	Massa del lato secondario
<b><math>VE_1</math></b>	Morsetto connesso al Source
<b><math>VISO_1</math></b>	Uscita del convertitore dc/dc
<b><math>GH_1</math></b>	Morsetto per l'accensione del gate
<b><math>GL_1</math></b>	Morsetto per lo spegnimento del gate

I parametri scelti nel circuito d'uscita del driver sono il valore della resistenza  $R_{th1}$  e del condensatore  $C_{a1}$ , in quanto le altre grandezze sono indicate dal costruttore. Queste due variabili indicano la soglia di tensione  $V_{th1}$  e il tempo di reazione, come mostrato nella figura 6.8.




Figura 6.8: Caratteristica di accensione del mosfet

In questo modo viene monitorata la tensione di Drain all'accensione del comando di gate del mosfet.

La scelta è ricaduta sui valori:  $R_{th1} = 43k\Omega$  e  $C_{a1} = 33pF$  così da ottenere un tempo di reazione pari a  $5,8\mu s$  e una tensione di soglia di  $6,45V$ .

Nella tabella 6.3 vengono riportate le altre scelte condotte seguendo le indicazioni del costruttore:

Circuito d'ingresso del driver	
$R_1$	$1k\Omega$
$R_2$	
$D_1$	$1N4007$
$D_2$	

Circuito d'uscita del driver	
$R_3$	$47k\Omega$
$R_4$	$33k\Omega$
$R_{g,off1}$	$39\Omega$
$R_{g,on1}$	
$R_{th1}$	$47k\Omega$
$R_{vce1}$	$33k\Omega$
$D_{11}$	<i>TVS_100V</i>
$D_{31}$	
$D_{41}$	<i>UF4004_400V</i>
$D_{51}$	
$D_{61}$	<i>BAS416</i>
$R_{C11}$	$10\mu F // 330nF$
$R_{C21}$	
$C_{a1}$	$33pF$

Tabella 6.3: Caratteristiche dei componenti elettrici per il circuito di driver

I terminali d'uscita del driver andranno connessi al modulo di potenza seguendo lo schema riportato in figura 6.9.




Figura 6.9: Rappresentazione circuitale della connessione driver-chopper

## 6.4 Ingressi ed uscite digitali

Nella figura 6.10 sono mostrati i collegamenti tra la periferica SPI (Serial Peripheral Interface) del DSC e circuiti atti ad aumentare il numero di ingressi/uscite.




Figura 6.10: Rappresentazione circuitale degli ingressi-uscite digitali

Usando questo protocollo di comunicazione per pilotare l' *MCP23S17* si amplia il numero di ingressi e uscite. In questo modo si lasciano a disposizione le GPIO del DSC, le quali sono multiplexate con altre funzioni che sono ritenute utili per sviluppi futuri. Essendo il DSC il master della rete di comunicazione seriale, esso deve generare il segnale di clock *SPI\_CLK* per il chip *MCP23S17*, che funge da slave. Inoltre devono essere connessi il segnale di enable *CS\_I/O* per la trasmissione e i segnali di comunicazione dati che viaggiano dal master allo slave *SPI\_MOSI* (Master Input, Slave Output) e dallo slave al master *SPI\_MISO* (Master Output, Slave Input).

Nel circuito si identificano quattro traslatori di livello *TC1411N* che hanno la funzione di aumentare l'ampiezza della tensione dei segnali d'ingresso, portando il segnale da un'ampiezza di  $3V$  ad una di  $5V$ . Collegati agli ingressi  $V_{IN}$  sono presenti le resistenze di pull-up che garantiscono un riferimento logico alto nel momento in cui il pin che si collega al DSC si presenta ad alta impedenza. Le resistenze  $R_1$  sono pari a  $10k\Omega$ . Al morsetto *SPI\_MISO* è stato realizzato un partitore di tensione che riduce la tensione da  $5V$  alla tensione di  $3V$  che accetta il DSC.

Gli ingressi digitali ( $Input_1 \leftrightarrow Input_8$ ) del *MCP23S17* vengono collegati mediante le resistenze  $R_1$  di pull-down, del valore di  $10k\Omega$ , e nel momento in cui viene applicata una tensione di  $5V$  ad un ingresso, il pin del chip cambia livello logico e se il segnale di enable è attivo il DSC riceverà la trasmissione.

La connessione alle uscite è realizzata mediante l'integrato *ULQ2803A*, il quale ingloba otto transistor in configurazione Darlington. Al raggiungimento del livello logico alto del pin d'uscita del *MCP23S17*, il transistor entra in conduzione permettendo l'eccitazione della bobina del relè, mentre nella condizione di riposo sono presenti le resistenze  $R_1$  di pull-down del valore di  $10k\Omega$ .

Le connessioni dei pin d'uscita ( $Output_1 \leftrightarrow Output_8$ ) con i relè DPDT (Double Pole, Single Throw) sono mostrate nella figura 6.11 e come si può osservare all'eccitazione del relè è presente un led di segnalazione con in serie una resistenza  $R_1 = 330\Omega$ .

Nella figura 6.10 è visibile il piedino di reset dell'integrato *MCP23S17* che deve essere inibito applicando una tensione costante di  $5V$ , garantita dal condensatore  $C_1 = 100nF$ .




Figura 6.11: Rappresentazione circuitale degli ingressi-uscite digitali

In figura 6.10 si individua una predisposizione per una memoria Eprom. Essa comunica col DSC mediante il protocollo seriale SPI, e dunque le sono state collegati il segnale di clock di scambio dati in lettura e scrittura e l'enable *CS\_EPROM* per la trasmissione dei dati.

Questa predisposizione è pensata per permette al DSC di scrivere e leggere dati che possono essere di facile accesso al programmatore.

## 6.5 Segnalazioni di fault

Nella scrittura del programma di controllo implementato nel DSC si è considerata la possibilità che avvengano sovracorrenti, sovratensioni e sovratemperature.

Il DSC interpreterà questi guasti come errori ed interromperà il funzionamento del programma in corso portandosi in uno stato di sicurezza.

Il ripristino delle funzioni del powertrain e del circuito avverrà resettando il DSC.

### 6.5.1 Fault dei driver

Come già visto i driver installati eseguono dei controlli sulle correnti e sulle tensioni per garantire una protezione al convertitore.

Essi mettono a disposizione, come mostrato nella figura 6.6, dei contatti di fault per ogni switch che vengono raggruppati tra loro e collegati all'ingresso di trip del DSC, come mostrato in figura 6.12.




Figura 6.12: Circuito d'interfaccia DSC - Chopper

I segnali di fault uscenti dai driver ( $Fault_1 \leftrightarrow Fault_6$ ) devono essere negati mediante l'impiego dell'integrato *SN74LS04N* che è composto da sei porte NOT. L'operazione logica è necessaria visto che nella condizione corretta di funzionamento il piedino di fault si trova alla tensione  $0,3V$  e potrebbe essere interpretata in maniera ambigua da parte del DSC.

La segnalazione d'errore è interpretata dal DSC nel momento in cui vi sia il passaggio dallo stato logico alto allo stato logico basso. Per ottenere un'unica uscita è possibile moltiplicare i fault in modo tale che sia sufficiente un solo canale dei driver a segnalare un guasto. Per eseguire la moltiplicazione logica utilizziamo l'integrato *SN74LS08N*, il quale contiene quattro porte logiche AND.

Nel caso in cui si dovesse verificare un errore di fault dei driver il piedino  $\overline{Fault}$  cambia il suo stato di riposo, livello logico alto ( $5V$ ), passando al livello logico basso ( $0V$ ) attivando il segnale di *trip\_zone*, il quale blocca la generazione del segnale di PWM aprendo tutti gli switch.

Per poter adattare il livello di tensione all'ingresso del DSC viene realizzato un partitore di tensione con due resistenze di valore  $R_1 = 3,3k\Omega$  e  $R_2 = 1,8k\Omega$

### 6.5.2 Fault di temperatura

Nel circuito vengono monitorate le temperature delle batterie, dei supercondensatori e del convertitore dc/dc.

La misurazione avviene mediante l'utilizzo di NTC (Negative Temperature Coefficient Resistor) che all'aumentare della temperatura diminuisce il valore ohmico misurato ai suoi morsetti.

Gli NTC vengono impiegate per segnalare un'allarme al DSC nel momento in cui venga superata la soglia prefissata. Per far ciò si è realizzato lo schema mostrato in figura 6.13.




Figura 6.13: Rappresentazione circuitale per la misurazione della temperatura

L'amplificatore operazionale assume la configurazione del trigger di Schmitt, mentre le resistenze sono disposte a formare un ponte di Wheatstone.

L'uscita  $v_T$  potrà assumere il valore logico alto  $5V$  o un valore logico basso  $0V$ . Nel momento in cui la temperatura superi la soglia massima  $T_{down}$  l'uscita  $v_T$  commuterà lo stato logico da alto a basso e il DSC leggerà l'errore. La condizione di rientro allarme sarà attivata quando la temperatura sarà inferiore al valore  $T_{up}$ .

La rappresentazione grafica nel piano cartesiano è mostrata in figura 6.14.




Figura 6.14: Rappresentazione del funzionamento del fault temperatura

Analizziamo ora i calcoli compiuti per individuare il valore delle resistenze per la sonda di temperatura del convertitore dc/dc.

Osservando l'andamento del valore ohmico del NTC al variare della temperatura, riportato nella tabella 6.4 e conoscendo la massima temperatura al quale il convertitore dc/dc può portarsi, pari a  $120^{\circ}\text{C}$ , imponiamo i due limiti a  $100^{\circ}\text{C}$  per la soglia d'allarme e  $80^{\circ}\text{C}$  per il ritorno alle condizioni operative.

NTC Chopper	
$17k\Omega$	@ $70^{\circ}\text{C}$
$15k\Omega$	@ $80^{\circ}\text{C}$
$9,1k\Omega$	@ $90^{\circ}\text{C}$
$6,8k\Omega$	@ $100^{\circ}\text{C}$
$5,1k\Omega$	@ $110^{\circ}\text{C}$

Tabella 6.4: Caratteristica di temperatura della resistenza NTC

I valori che ne derivano sono i seguenti:

$$R_{1\_down} = 6,8k\Omega$$

$$R_{1\_up} = 15k\Omega$$

La scelta dei valori delle resistenze che compongono il circuito in figura 6.13 si basa sulle seguenti equazioni:

$$V_{up} = V_{cc} \cdot \frac{R_4 R_5}{R_3 R_4 + R_3 R_5 + R_4 R_5} \quad (6.10)$$

$$V_{down} = V_{cc} \cdot \frac{R_3 R_4 + R_4 R_5}{R_3 R_4 + R_3 R_5 + R_4 R_5} \quad (6.11)$$

Scegliendo come tensione di alimentazione  $V_{cc} = 15\text{V}$  e imponendo il valore della resistenza  $R_2 = 1,5k\Omega$  e  $R_3 = 10k\Omega$  si ricavano, dopo passaggi matematici, i valori delle resistenze  $R_4 = 1,15k\Omega$  e  $R_5 = 10k\Omega$ .

Come per il chopper realizziamo otto circuiti seguendo lo schema in figura 6.13 e ricalcolando i valori delle resistenze in modo da considerare gli NTC di cui sono equipaggiati i supercondensatori. In tabella 6.5 sono riportati i principali valori ohmici alle varie temperature.

<b>NTC Supercondensatore</b>	
3,60k $\Omega$	@50°C
2,49k $\Omega$	@60°C
1,75k $\Omega$	@70°C
1,26k $\Omega$	@80°C
0,92k $\Omega$	@90°C

Tabella 6.5: Caratteristica di temperatura della resistenza NTC

Utilizzando le equazioni 6.10 e 6.11, scegliendo il valore ohmico delle resistenze  $R_2 = 270\Omega$  e  $R_3 = 1.5k\Omega$  possiamo ricavare il valore delle resistenze  $R_4 = 220\Omega$  e  $R_5 = 1k\Omega$ .

Essendo necessario che solamente una sonda di temperatura dei supercondensatori superi la soglia d'allarme, le otto uscite sono collegate in serie mediante le porte logiche AND, usando l'integrato *SN74LS08N*.

Per entrambi i fault di temperatura si dovrà adattare il livello di tensione del livello logico alto (15V) alla tensione ammessa dal DSC e quindi realizzato un partitore di tensione mediante le resistenze  $R_6 = 5,6k\Omega$  e  $R_7 = 1,5k\Omega$ .

### 6.5.3 Situazione di emergenza

È stato previsto un pulsante d'emergenza nel caso in cui il guidatore sia in una situazione di pericolo. Alla pressione di tale pulsante interverranno le bobine di sgancio degli interruttori i quali escluderanno dal circuito gli accumulatori non rispettando la sequenza di spegnimento che è stata implementata nel DSC.

## 6.6 Realizzazione circuitale

I circuiti visti in precedenza sono stati realizzati su degli appositi supporti ottimizzando gli spazi d'ingombro.

### 6.6.1 Scheda sviluppo eZdsp F28335

Nella figura 6.15 si vede la scheda eZdsp F28335 dove sono indicati i principali componenti e periferiche.




Figura 6.15: DSC modello TMS320F28335

In posizione centrale si individua il microprocessore; successivamente sono mostrati il connettore d'alimentazione (POWER) e della programmazione (JTAG), la porta per la rete CAN e seriale, i pin riservati al convertitore analogico digitale (ADC), alla SPI e alla PWM.

### 6.6.2 Scheda sviluppo PCB

In funzione della piedinatura della scheda Texas *eZdsp\_F28335* sono state realizzate, mediante appositi software di progettazione, due PCB (Print Circuit Board).

Le due schede sono mostrate nelle figure 6.16 e 6.17 denominate rispettivamente *PCB\_0* e *PCB\_1*.




Figura 6.16: Rappresentazione del  $PCB_0$  realizzato

In figura 6.16 sono presenti due chopper che convertono la tensione di bus (48V) in 5V.

Il  $chopper_3$  è necessario per il funzionamento dell'elettronica che si trova su questa scheda, mentre il  $chopper_4$  alimenta il DSC.

Sono indicati il connettore  $JP_{DSC}$  che permette la connessione del plug per l'alimentazione del DSC, il connettore  $JP_{PCB_1}$  che alimenta la scheda  $PCB_1$  con le tensioni  $\pm 15V$  e 5V. Sono evidenziate le aree riservate alla trasduzione del segnale proveniente dai trasduttori di tensione e di corrente, i rispettivi connettori ai quali convergono i segnali trasdotti  $JP_V$  e  $JP_I$ . Sono cerchiati i circuiti per la gestione degli ingressi e delle uscite digitali e i circuiti dei traslatori di tensione delle uscite PWM.

Inoltre sono presenti dei condensatori elettrolitici  $C_f$  da  $100\mu F_{63V}$  con la funzione di stabilizzare la tensione.

In figura 6.17 si mostrano il  $chopper_1$  che genera i  $\pm 15V$  per alimentare gli amplificatori operazionali presenti nella scheda  $PCB_0$  mediante il connettore  $JP_{PCB_1}$ ; il  $chopper_2$  che genera la tensione di 5V per alimentare i relè e le rispettive segnalazioni luminose. È indicato il connettore di alimentazione principale  $JP_1$ , il connettore degli ingressi digitali  $JP_{input}$  ed i connettori delle uscite  $JP_{output}$  che riportano i contatti dei relè d'uscita. È mostrato il connettore dove si andranno a collegare gli ingressi dei driver del convertitore dc/dc.




Figura 6.17: Rappresentazione del *PCB\_1* realizzato

Le schede sono interconnesse tra loro mediante dei connettori a pettine, essendo posizionate verticalmente l'una rispetto l'altra per ridurre l'ingombro.

### 6.6.3 Scheda sviluppo Driver

I driver per il convertitore dc/dc sono stati posizionati su una scheda separata, in modo da poter essere collocati nelle vicinanze del convertitore dc/dc e i collegamenti sono stati realizzati usando la scheda a matrice mostrata nella figura 6.18.

Nella stessa figura è indicato anche il connettore  $JP_2$  necessario per fornire la tensione di alimentazione di 48V alla scheda, il *chopper*<sub>5</sub> che converte la tensione d'alimentazione alla tensione di  $\pm 15V$  necessari per alimentare i trasduttori di tensione *AV\_100 - 125* e di corrente *LF\_305 - s\_sp10* collegati al morsetto  $JP_3$ . Inoltre vengono mostrati il *driver*<sub>A</sub> che pilota il primo ramo del convertitore dc/dc dove è possibile individuare anche i circuiti d'ingresso e d'uscita, il connettore  $JP_4$  che collega l'uscita del driver ai morsetti del chopper. Infine si possono evidenziare il regolatore di tensione *LM7805* che alimenta i circuiti di fault, il circuito per gestire la temperatura del convertitore dc/dc tramite la resistenza NTC e il connettore  $JP_5$  che collega le uscite PWM presenti nel *PCB\_1*.




Figura 6.18: Circuito d'interfaccia DSC - Chopper

## 6.7 Connessione delle periferiche

Le connessioni elettriche che sono eseguite esternamente alla scheda sono riportate in figura 6.19 e 6.20 .




Figura 6.19: Rappresentazione circuitale delle connessioni elettriche

Si può osservare l'interruttore d'accensione dell'elettronica  $sw_1$ , di cui un contatto NO (Normally Open) si trova in parallelo con un contatto NO del relè  $T_1$ , mentre l'altro risulta essere un'ingresso del DSC che segnala se si vuole accendere o spegnere la circuiteria elettronica e quindi il sistema.

Il relè  $T_1$  viene usato come autotrattenuta nella fase di spegnimento del sistema, visto

che allo spegnimento dello  $sw_1$  l'alimentazione non può essere tolta brutalmente ma il DSC deve eseguire una sequenza di spegnimento prestabilita.

In figura 6.20 è mostrato il circuito elettrico e il posizionamento degli interruttori comandati dal DSC per sezionare il circuito.




Figura 6.20: Rappresentazione circuitale delle connessioni elettriche

Si notano i contattori che separano i collegamenti degli accumulatori dal circuito:  $Q_1$  interrompe la connessione della batteria al bus dc,  $Q_2$  isola i supercondensatori dall'ingresso del convertitore dc/dc,  $Q_3$  inserisce e disinserisce il sistema di trazione. Il relè  $T_2$  permette l'inserzione della resistenza di precarica  $R_C$  del condensatore di filtro  $C_f$ .

## Programmazione del DSC

Il programma di controllo ha il compito di fornire i segnali ai gate dei mosfet che compongono il convertitore dc/dc.

Per generare tali segnali il programma acquisisce alcune grandezze del circuito, le elabora mediante l'algoritmo di gestione del powertrain e restituisce il valore del *duty\_cycle* da passare alla periferica PWM.

È necessario settare i parametri di funzionamento delle periferiche per garantire la corretta esecuzione delle routine e soddisfare le richieste progettuali. Le principali operazioni da eseguire sono: stabilire il clock della CPU e delle periferiche, la modalità operativa del campionatore e della PWM.

Le impostazioni operative devono considerare i limiti fisici dei componenti impiegati: la frequenza massima di commutazione dei mosfet, l'ampiezza e la banda delle grandezze misurate, i limiti imposti dal sistema di controllo studiato per garantirne la stabilità e l'affidabilità nel funzionamento.

### 7.1 Inizializzazione periferiche

Si è scelto di mantenere costante la frequenza di clock della CPU al valore di  $150MHz$ , in modo da avere la massima potenza di calcolo. Il segnale portante, di forma triangolare per la generazione del segnale PWM, ha una frequenza pari a  $10KHz$ , e determina la frequenza di commutazione scelta per il funzionamento del convertitore dc/dc.

Essendo il segnale portante a doppia rampa e scegliendo di sincronizzare la periferica PWM con l'ADC si permette al campionatore, impostando in modo opportuno i SOC (Start Of Conversion), di acquisire il valor medio del segnale in ingresso e di eseguire l'acquisizione lontano dagli istanti di commutazione degli switch.

In figura 7.1 è riportato una rappresentazione grafica dei segnali della periferica PWM e gli istanti di campionamento.




Figura 7.1: Andamento dei segnali PWM e gli istanti di campionamento

È possibile impostare la generazione del SOC ogni qualvolta il segnale portante assume il valore minimo e massimo permettendo al campionatore di lavorare con una frequenza doppia rispetto a quella della PWM ottenendo dei miglioramenti in termini di risposta dinamica del sistema.

Si ottiene una riduzione dei disturbi nelle grandezze misurate se il comando dello switch risulta essere simmetrico rispetto al massimo del segnale portante e se su tale massimo viene posizionato il segnale di SOC per iniziare il campionamento.

Acquisendo un segnale si richiama il teorema di Shannon, il quale dimostra che per non correre in problemi di aliasing nella ricostruzione del segnale campionato, la frequenza del campionatore deve essere almeno pari al doppio del segnale campionato. Nel caso studiato questo è rispettato, visto che la banda del controllo di corrente è dell'ordine del  $kHz$ .

Non è necessario inserire un filtro passa basso per la demodulazione del segnale visto che, ai fini del funzionamento del programma, è necessario acquisire il valore medio e non la forma d'onda del segnale.

### 7.1.1 Configurazione della periferica PWM

La periferica PWM ha il compito di generare i segnali di gate degli switch in funzione dei valori passati dal programma di controllo.

Il DSC è dotato di tre moduli PWM con due canali ciascuno. I moduli *EPwm1* ed *EPwm2* sono stati assegnati al comando dei due rami del convertitore dc/dc, che assume la modalità di funzionamento interleaved; il modulo *EPwm3* genera il segnale di gate per i mosfet che determina l'inserzione della resistenza  $R_f$  per eseguire la frenatura elettrica.

L'*EPwm1* è considerato il modulo master, mentre l'*EPwm2* è il modulo slave, come mostrato in figura 7.2. Il modulo *EPwm3* è da considerarsi indipendente dagli altri due.




Figura 7.2: Sincronizzazione dei moduli PWM

Si analizzano le impostazioni fatte.

Avendo definito in precedenza il valore della frequenza di PWM  $f_{ch} = 10kHz$  e la frequenza di clock  $f_{clock} = 150MHz$ , si calcola il valore mediante la formula 7.1.

$$TBPRD = \frac{f_{clock}}{2 \cdot f_{ch}} = \frac{150e^6}{2 \cdot 10e^3} = 7500 \quad (7.1)$$

La generazione del segnale a doppia rampa è eseguita incrementando il contatore fino al valore precedentemente calcolato e decrementandolo fino a 0, come mostrato in figura 7.3.




Figura 7.3: Rappresentazione segnali PWM

Nei registri *EPwm1Regs* e *EPwm2Regs* sono abilitati i SOC dei canali A e B scegliendo di far partire la conversione quando si raggiunge la metà del periodo della PWM  $T_{PWM}$  e di eseguire l'operazione ogni periodo. Al termine devono essere cancellati i flag di conversione per i due canali e deve essere abilitata la possibilità di generarne degli altri.

```

EPwm1Regs.ETSEL.bit.SOCAEN = 1;
EPwm1Regs.ETSEL.bit.SOCASEL = 2;
EPwm1Regs.ETSEL.bit.SOCBEN=1;
EPwm1Regs.ETSEL.bit.SOCBSEL=2;
EPwm1Regs.ETPS.bit.SOCAPRD = 1;
EPwm1Regs.ETPS.bit.SOCBPRD=1;
EPwm1Regs.ETCLR.bit.SOCA=1;
EPwm1Regs.ETCLR.bit.SOCB=1;
EPwm1Regs.ETCLR.bit.INT=1;

```

Si configura nulla la fase e il time-base counter del modulo *EPwm1Regs*, mentre si introduce un ritardo di  $180^\circ$ , pari a  $TBPHS = 7500$ , al modulo *EPwm2Regs* per l'impiego della modalità di funzionamento interleaved.

```

EPwm1Regs.TBPHS.half.TBPHS = 0;
EPwm1Regs.TBCTR = 0;

EPwm2Regs.TBPHS.half.TBPHS = 7500;
EPwm2Regs.TBCTR = 3750;

```

Nel *EPwm3Regs* sono disabilitati i SOC e la generazione degli interrupt, inoltre hanno valore 0 il bit riservato alla sincronizzazione e allo sfasamento.

Il funzionamento prevede che il programma di controllo passi alla periferica PWM il segnale modulante assegnandolo al registro *CMPA*. Inoltre si stabiliscono i valori dei bit *CAU* e *CAD*, ossia le operazioni che la periferica PWM deve eseguire quando i segnali, modulante e portante, si intersecano.

```
EPwm1Regs.AQCTLA.bit.CAU = 1;
EPwm1Regs.AQCTLA.bit.CAD = 2;
EPwm1Regs.AQCTLB.bit.CAU = 2;
EPwm1Regs.AQCTLB.bit.CAD = 1;
```

Il *CAU*, così impostato, forza al livello logico basso l'uscita del canale A quando il contatore stà incrementando e risulta essere uguale al *CMPA*. Il *CAD* forza al livello logico alto l'uscita dello stesso canale quando il contatore stà decrementa e risulta essere uguale al *CMPA*. Usando una logica complementare per pilotare il canale B le funzioni dei *CAU* e *CAD* sono opposte: il primo forza al livello logico alto e il secondo forza al livello logico basso nelle medesime condizioni di comparazione del contatore con il *CMPA*.

Da rilevare che il *CMPA* si aggiorna solamente quando il contatore che genera il segnale portante vale zero.

## Dead Time

Dalla teoria è noto che tra le commutazioni degli switch si deve aggiungere un ritardo chiamato tempo morto per evitare la conduzione contemporanea degli switch di uno stesso ramo del convertitore. In figura 7.4 è mostrato lo schema a blocchi per la gestione del *DeadTime* all'interno del DSC.




Figura 7.4: Schema a blocchi del sottomodulo Dead Time

All'apertura dell'interruttore, nell'istante di commutazione prestabilito, la chiusura dell'altro interruttore dello stesso ramo è ritardata di un tempo  $T_d$ , che è scelto con un certo margine di sicurezza per evitare il cortocircuito del ramo.




Figura 7.5: Segnali dei comandi assegnati agli interruttori con il tempo morto

La periferica PWM mette a disposizione i setup *DeadTime* in modo da automatizzare il tutto. Viene selezionato il canale A come modulo di riferimento, bit *IN\_MODE* = 0, e il ritardo del canale B è ottenuto invertendo il canale A, bit *OUT\_MODE* = 3. Il calcolo del valore da implementare nel DSC *DeadTime*, corrispondente al tempo  $T_d$ , è ottenuto dall'equazione 7.2.

$$Dead\_Time = T_d \cdot f_{clock} = 5e^{-6} \cdot 150e^6 = 750 \quad (7.2)$$

Il *DeadTime* è applicato sul fronte di salita del canale A, bit *DBRED*, che del canale B, bit *DBFED*.

```
EPwm1Regs.DBCTL.bit.POLSEL = 2;
EPwm1Regs.DBCTL.bit.IN_MODE=0;
EPwm1Regs.DBCTL.bit.OUT_MODE = 3;
EPwm1Regs.DBFED = 750;
EPwm1Regs.DBRED = 750;
```

### Trip Zone

Il Trip Zone è un segnale esterno al DSC inviatogli dal driver del convertitore dc/dc o dalle sonde di temperatura. Quando i segnali di fault rilevano una situazione d'errore, la comunicano alla periferica PWM che eseguirà le funzioni che sono state programmate. In figura 7.6 è mostrato lo schema a blocchi della funzione Trip Zone.




Figura 7.6: Schema a blocchi del sottomodulo Trip Zone

Il bit *OST* abilita l'opzione One Shot trip che permette l'abilitazione del Trip Zone. Si è scelto di usare il pin  $\overline{TZ}_1$  come ingresso dei segnali di Trip Zone, mediante il bit *OSHT1*. Nel caso vi fosse una variazione di  $\overline{TZ}_1$ , avendo impostato i bit *TZA* e *TZB* a 2, tutte le uscite dei moduli PWM sarebbero forzati al livello logico basso.

```

EPwm1Regs.TZSEL.bit.OSHT1 =1;
EPwm1Regs.TZEINT.bit.OST=1;
EPwm1Regs.TZCTL.bit.TZA=2;
EPwm1Regs.TZCTL.bit.TZB=2;

```

### 7.1.2 Configurazione della periferica analogico digitale

Il sistema di controllo esegue le misurazioni di tensione e di corrente nel circuito e queste fisicamente sono connesse agli ingressi del convertitore analogico digitale mediante i circuiti descritti nel capitolo precedente.

Per l'acquisizione è necessario settare il valore dei bit nel registro *AdcRegs* in modo da soddisfare le esigenze progettuali.

```

AdcRegs.ADCTRL3.bit.ADCCLKPS=5;
AdcRegs.ADCTRL3.bit.SMODE_SEL=1;
AdcRegs.ADCTRL1.bit.SEQ_CASC=0;

```

Il bit *ADCCLKPS* definisce il clock dell'ADC ed è stato impostato al valore di  $15MHz$ . La velocità di campionamento è pari a  $0,1ms$ , per avere una velocità di acquisizione maggiore delle grandezze misurate si è scelto di eseguire il campionamento in modo simultaneo sfruttando i due campionatori di cui è equipaggiato il DSC mediante l'impostazione del bit *SMODE\_SEL* a 1 del registro *ADCTRL3*. Inoltre si imposta il bit *SEQ\_CASC* a 0 per raggruppare i due campionatori in uno unico.

L'acquisizione in modo simultaneo permette di misurare due grandezze nel medesimo istante, funzione usata per campionare le correnti che fluiscono nei due rami del convertitore dc/dc.

```

AdcRegs.ADCCTRL2.bit.RST_SEQ1=1;
AdcRegs.ADCCTRL2.bit.INT_ENA_SEQ1=1;
AdcRegs.ADCCTRL2.bit.INT_MOD_SEQ1=0;
AdcRegs.ADCCTRL2.bit.EPWM_SOCA_SEQ1=1;
AdcRegs.ADCCTRL2.bit.RST_SEQ2=1;
AdcRegs.ADCCTRL2.bit.INT_ENA_SEQ2=0;
AdcRegs.ADCCTRL2.bit.EPWM_SOCB_SEQ2=0;

```

Attribuendo il valore 1 ai bit *RST\_SEQ1* e *RST\_SEQ2* si resettano il valore del sequencer 1 e del sequence 2 preparandolo per l'acquisizione della grandezza in ingresso. Si abilitano gli interrupt con il bit *INT\_ENA\_SEQ1* posto a 1 e la loro generazione al termine di ogni sequenza di conversione mediante il bit *INT\_MOD\_SEQ1*. Si abilita la partenza della routine di controllo quando scatta l'interrupt impostando il bit *INT\_SOCA\_SEQ1* a 1. Per il sequencer 2 le impostazioni hanno delle differenze in quanto, esso non può generare l'interrupt, bit *INT\_ENA\_SEQ2* posto a 0.

```

AdcRegs.ADCMAXCONV.bit.MAX_CONV1=3;
AdcRegs.ADCMAXCONV.bit.MAX_CONV2=3;
AdcRegs.ADCCHSELSEQ1.bit.CONV00=0;
AdcRegs.ADCCHSELSEQ1.bit.CONV01=1;
AdcRegs.ADCCHSELSEQ1.bit.CONV02=2;
AdcRegs.ADCCHSELSEQ1.bit.CONV03=3;

```

Settando il valore dei bit *MAX\_CONV1* e *MAX\_CONV2* a 3 si impone la conversione di quattro ingressi per il sequencer 1 e per il sequencer 2. Definendo i bit *CONV0X* si impongono quali ingressi analogici del DSC devono essere campionati.

## 7.2 Struttura del programma

Il codice programma è stato suddiviso in varie routine, in modo da non appesantirne la complessità.

Esso è composto da un file *inizializzazioni.c*, in cui sono contenute le routine di inizializzazione delle periferiche, da un file *Main \_ Controllo \_ Chopper.c* in cui si trova la routine main, contenente la macchina a stati con le sequenze del sistema, la routine di interrupt *ADC \_ isr* che all'attivazione dell'interrupt fa partire il programma di controllo e la routine *CPU \_ Timer0 \_ isr* che con l'interrupt generato da un timer ogni millisecondo scandisce i cicli del main.

L'architettura della macchina a stati è mostrata nella figura 7.7:




Figura 7.7: Schema a blocchi del programma

All'accensione del DSC viene eseguita la routine *Inizializza \_ Variabili*. Le variabili d'allarme vengono azzerate, e la variabile *Stato \_ Applicazione* viene assegnato INIZIALIZZAZIONE. Inoltre sono disabilitati le funzioni PWM e i controlli sulla tensione.

Il programma, terminata l'esecuzione della routine, avanza trovando uno Switch che suddivide il programma a seconda degli stati di funzionamento del sistema di controllo. In funzione del valore della *variabile Stato \_ Applicazione*, il programma esegue le procedure che sono necessarie al circuito per portarsi nelle condizioni di accensione, di funzionamento e di arresto.

Gli stati esecutivi in cui si può dividere il circuito sono i seguenti:

- Inizializzazione;
- Accensione;
- Operatività;
- Spegnimento;

È stato implementato un contatore *Durata \_ Massima \_ Stato \_ Attuale* che viene decrementato ogni ciclo del programma così da impedire che l'esecuzione possa bloccarsi nei blocchi programma. Nel caso in cui il contatore risulti negativo il programma segnala un'errore portandosi in una routine d'allarme.

Inoltre la variabile booleana *Allarme \_ Corrente \_ Tensione* risulta vera nel caso in cui venga misurata una grandezza elettrica che superi la soglia limite impostata, anche in questo caso il DSC accede alla routine allarme.

In entrambi i casi vengono salvati gli stati precedenti dell'applicazione e la causa dell'errore così da poter discriminare il mal funzionamento.

### 7.2.1 Inizializzazione

La prima procedura della macchina a stati è *INIZIALIZZAZIONE*, cioè vengono inizializzati: il sistema, le periferiche e abilitati gli interrupt.

Solamente nel caso in cui il sistema assegni il valore *TRUE* alla variabile *Risultato* è possibile inizializzare le periferiche e abilitare gli interrupt.

```

Risultato&=Inizializza_Sistema();
if(Risultato==TRUE)
{
    Risultato&=Inizializza_Periferiche();
    Risultato&=Inizializza_MCP23S17();
    Risultato&=Inizializza_25AA256();
    Risultato&=Inizializza_ModBus();
    Risultato&=Abilita_Interrupt();
}

```

Terminate le procedure di configurazione del DSC si può osservare una prima variazione nello stato del circuito. Il relè e il relativo led di segnalazione per l'autotrattenuta vengono abilitati al funzionamento. Si attribuisce il valore futuro dello stato applicativo e della massima durata dello stato attuale, per l'avanzamento della macchina a stati.

```

MCP_Output=0;
dummy=Scrivi_Bit(bit_AUTORITENUTA, 1, &MCP_Output);
Durata_Massima_Stato_Attuale=DURATA_AUTORITENUTA_ATTIVA;
Stato_Applicazione_Futuro=AUTORITENUTA_ATTIVA;

```

### 7.2.2 Sequenza di accensione

La procedura di accensione si compone di diverse fasi che devono essere eseguite in sequenza. Si devono accoppiare gli accumulatori di energia con il circuito, si devono eseguire le precariche del condensatore di filtro e dei supercondensatori, chiudere il circuito sul sistema di trazione per poterlo alimentare e far avanzare il programma nella fase operativa.

1. **Autotrattenuta** : si attende che il contatore *Durata \_ Massima \_ Stato \_ Attuale* giunga a zero per poter chiudere il contattore  $Q_1$ , solamente se la tensione di batteria risulta superiore alla tensione dei supercondensatori in modo da alimentare il circuito mediante l'inserzione della batteria e si aggiornano le variabili durata e stato applicazione. Nel caso in cui il confronto tra le tensioni risultasse falso il programma si porta nella condizione d'allarme.

```
dummy=Scrivi_Bit(bit_CHIUSURA_BATTERIA, 1, &MCP_Output);
Durata_Massima_Stato_Attuale=DURATA_PRECARICA_R;
Stato_Applicazione_Futuro=PRECARICA_R;
```

2. **Precarica con  $R_C$**  : si controlla la corrente  $\bar{i}_c$  uscente dal chopper, mostrata nella rappresentazione circuitale 6.20. Essendo il convertitore dc/dc e il sistema di trazione scollegati la corrente transiterà nel condensatore di filtro  $C_f$  con in serie la resistenza di precarica  $R_C$  che limiterà la corrente. Quando la corrente  $\bar{i}_c$  risulta essere minore del limite imposto *Limite \_ Corrente \_ Precarica* si potrà cortocircuitare la  $R_C$  e passare alla fase successiva della macchina a stati: Precarica senza  $R_C$ .

```
if(Corrente_Uscita_Chopper<LIMITE_CORRENTE_PRECARICA)
{
    dummy=Scrivi_Bit(bit_PRECARICA, 1, &MCP_Output);
    Durata_Massima_Stato_Attuale=DURATA_PRECARICA_NO_R;
    Stato_Applicazione_Futuro=PRECARICA_NO_R;
}
```

Da questa fase e nelle successive si eseguirà una verifica dello stato dell'ingresso digitale *Power<sub>on</sub>*.

Infatti allo spegnimento dell'interruttore di accensione, la macchina a stati dovrà entrare nella procedura di spegnimento.

```
if(Leggi_Bit(bit_POWER_ON, MCP_Input)==FALSE)
{
    dummy=Scrivi_Bit(bit_PRECARICA_NO_R, 0, &MCP_Output);
    dummy=Scrivi_Bit(bit_CHIUSURA_BATTERIA, 0, &MCP_Output);
    Durata_Massima_Stato_Attuale=
        DURATA_APERTURA_BATTERIA;
    Stato_Applicazione_Futuro=APERTURA_BATTERIA; }
```

3. **Precarica senza  $R_C$**  : si confronta la corrente  $\bar{i}_c$  con il limite di corrente precedente *Limite \_ Corrente \_ Precarica*. Avendo cortocircuitato la resistenza  $R_C$  la corrente aumenterà a causa della riduzione del valore ohmico; nel momento in cui il confronto ha esito positivo si può avanzare nell'esecuzione del programma.

```

if(Corrente_Uscita_Chopper<LIMITE_CORRENTE_PRECARICA)
{
    dummy=Scrivi_Bit(bit_CHIUSURA_SUPERCAP, 1, &
        MCP_Output);
    Durata_Massima_Stato_Attuale=
        DURATA_CHIUSURA_SUPERCAP;
    Stato_Applicazione_Futuro=CHIUSURA_SUPERCAP;
}

```

4. **Chiusura Supercondensatori:** chiudendo l'interruttore accoppiamo i supercondensatori al circuito d'ingresso del convertitore dc/dc e prepariamo il programma alla fase di precarica degli SC.

```

dummy=Scrivi_Bit(bit_CHIUSURA_SUPERCAP, 0, &MCP_Output);
dummy=Scrivi_Bit(bit_CHIUSURA_BATTERIA, 0, &MCP_Output);
dummy=Scrivi_Bit(bit_PRECARICA_NO_R, 0, &MCP_Output);
Durata_Massima_Stato_Attuale=DURATA_APERTURA_BATTERIA;
Stato_Applicazione_Futuro=APERTURA_BATTERIA;

```

5. **Precarica dei supercondensatori :** si verifica la carica dei supercondensatori, misurandone la tensione. Se la tensione dei supercondensatori  $V_{uc}$  è inferiore alla tensione di precarica *MINIMA\_TENSIONE\_RIFERIMENTO\_SUPERCAP* si assegna un riferimento di corrente costante all'anello interno di corrente  $i_{uc}^*$  così che il controllo stesso gestisca la precarica dei supercondensatori. Nel caso in cui la precarica sia completata o non sia stata necessaria, il programma assegna allo stato futuro il compito di chiudere il bus dc per connettere il sistema di trazione al circuito.

```

if(Tensione_Supercap<MINIMA_TENSIONE_RIFERIMENTO_SUPERCAP
)
{
    Abilita_PWM=TRUE;
    Abilita_PWM_Precarica_SC=TRUE;
}
else
{
    Abilita_PWM=TRUE;
    Abilita_PWM_Precarica_SC=FALSE;
    Durata_Massima_Stato_Attuale=DURATA_CHIUSURA_BUS;
    Stato_Applicazione_Futuro=CHIUSURA_BUS;
}

```

6. **Chiusura bus dc :** si chiude l'interruttore che seziona il circuito d'alimentazione con il sistema di trazione.

```

dummy=Scrivi_Bit(bit_BUS, 1, &MCP_Output);
Durata_Massima_Stato_Attuale=DURATA_OPERATIVO;
Stato_Applicazione_Futuro=OPERATIVO;

```

Raggiunta l'ultima fase si può ritenere conclusa la sequenza di accensione del sistema di controllo e si potrà iniziare la fase operativa.

### 7.2.3 Operatività

Questa fase del programma è raggiungibile solamente nel momento in cui non siano occorsi errori nel circuito o nell'esecuzione delle routine.

Non è implementato un contatore di durata, visto che il suddetto stato del programma è interrotto solamente quando l'operatore spenga il sistema o vi siano dei fault.

Dal codice programma si osserva che viene abilitata la PWM solo quando sono rispettati i limiti di tensione della batteria e del supercondensatore. In queste condizioni il DSC attende che gli interrupt generati dalla periferiche ADC abilitano l'esecuzione della routine *ADC\_isr*.

Si verifica il segno della corrente  $i_{dc}$  per capire in che fase di marcia sia il veicolo. Infatti se la  $i_{dc}$  è negativa e le tensioni di batteria e dei supercondensatori sono maggiori o uguali al limite massimo di tensione *MASSIMA \_ TENSIONE \_ BATTERIA* e *MASSIMA \_ TENSIONE \_ SUPERCAP* il sistema abiliterà l'inserzione della resistenza di frenatura per eseguire una frenata elettrica.

```
Abilita_Frenatura=TRUE;
dummy=Scrivi_Bit(bit_FRENATURA, 1, &MCP_Output);
Durata_Massima_Stato_Attuale=DURATA_OPERATIVO;
Stato_Applicazione_Futuro=OPERATIVO;
```

### 7.2.4 Sequenza di spegnimento

La procedura di spegnimento viene richiamata dal sistema nel momento in cui venga a verificarsi un'errore o il guidatore voglia spegnere il veicolo.

Lo spegnimento sarà eseguito invertendo la sequenza di accensione.

1. **Apertura bus dc:** si toglie l'alimentazione al relè che comanda l'interruttore d'interfaccia tra il sistema di trazione e il circuito, preparando la macchina a stati alle fasi successive.

La PWM non potrà essere ancora disabilitata in quanto il sistema dovrà portarsi in una condizione di sicurezza per i componenti.

```
dummy=Scrivi_Bit(bit_BUS, 0, &MCP_Output);
dummy=Scrivi_Bit(bit_PRECARICA_NO_R, 0, &MCP_Output);
Abilita_PWM=FALSE;
Durata_Massima_Stato_Attuale=DURATA_APERTURA_SUPERCAP;
Stato_Applicazione_Futuro=APERTURA_SUPERCAP;
```

2. **Apertura supercondensatori:** avendo scollegato dal circuito il sistema di trazione il riferimento che assumerà il sistema di controllo sarà zero. Il controllo sulle correnti del convertitore dc/dc garantirà che l'interruttore dei supercondensatori venga aperto in sicurezza, cioè nel momento in cui le correnti risultino inferiori al limite imposto *CORRENTE \_ MINIMA \_ SPEGNIMENTO*.

```

if(Corrente_Uscita_Chopper<LIMITE_CORRENTE_SPEGNIMENTO)
{
    dummy=Scrivi_Bit(bit_CHIUSURA_SUPERCAP, 1, &
        MCP_Output);
    Durata_Massima_Stato_Attuale=
        DURATA_APERTURA_BATTERIA;
    Stato_Applicazione_Futuro=APERTURA_BATTERIA;
}

```

3. **Apertura batteria:** si disabilita la generazione della PWM negando la variabile `Abilita_PWM`, si confronta la corrente  $\bar{i}_c$  con la corrente limite di spegnimento, nel momento in cui risulti verificata tale condizione il sistema potrà aprire l'interruttore di batteria avendo così isolato tutti gli accumulatori dal circuito. Inoltre è previsto l'inserzione della resistenza  $R_C$  preparando il circuito ad una futura accensione.

Nel momento in cui il contatore durata risulti nullo si diseccita il relè di autotrat-tenuta spegnendo l'elettronica di cui è fornito il sistema.

```

if(Corrente_Uscita_Chopper<CORRENTE_MINIMA_SPEGNIMENTO)
    dummy=Scrivi_Bit(bit_BATTERIA, 0, &MCP_Output);
    dummy=Scrivi_Bit(bit_PRECARICA, 0, &MCP_Output);
    Abilita_PWM=FALSE;
if(Durata_Massima_Stato_Attuale==0)
{
    if(Leggi_Bit(bit_POWER_ON, MCP_Input)==FALSE)
        dummy=Scrivi_Bit(bit_AUTORITENUTA, 0, &MCP_Output);
}

```

### 7.2.5 Programma di controllo

L'esecuzione del programma di controllo è richiamata dall'attivazione degli interrupt da parte dell'ADC.

In primo luogo vengono memorizzati i valori delle grandezze misurate dal convertitore ADC nelle variabili di programma, avendo eseguito prima uno shift di 4 bit del valore salvato nei registri `ADCRESULTX`.

```

Corrente_Ingresso_Chopper1_ADC=(float)(AdcRegs.ADCRESULT0 >>4);
Corrente_Ingresso_Chopper2_ADC=(float)(AdcRegs.ADCRESULT1 >>4);
Tensione_Supercap_ADC=(float)(AdcRegs.ADCRESULT2 >>4);
Corrente_Uscita_Chopper_ADC=(float)(AdcRegs.ADCRESULT3 >>4);
Tensione_Bus_ADC=(float)(AdcRegs.ADCRESULT4 >>4);
Tensione_Batteria_ADC=(float)(AdcRegs.ADCRESULT5 >>4);
Corrente_Bus_ADC=(float)(AdcRegs.ADCRESULT6 >>4);

```

A questo punto si modificano i valori delle variabili appena salvate per esprimere le grandezze con le loro unità di misura. In questa fase si correggono gli offset e i guadagni dei trasduttori impiegati nel circuito.

```

Corrente_Ingresso_Chopper1=Corrente_Ingresso_Chopper1_ADC*
    K_ADC_CORRENTE_INGRESSO_CHOPPER1;
Corrente_Ingresso_Chopper2=Corrente_Ingresso_Chopper2_ADC*
    K_ADC_CORRENTE_INGRESSO_CHOPPER2;
Corrente_Uscita_Chopper=Corrente_Uscita_Chopper_ADC*
    K_ADC_CORRENTE_USCITA_CHOPPER;
Corrente_Bus=Corrente_Bus_ADC*K_ADC_CORRENTE_BUS;
Tensione_Supercap=Tensione_Supercap_ADC*K_ADC_TENSIONE_SUPERCAP
    ;
Tensione_Bus=Tensione_Bus_ADC*K_ADC_TENSIONE_BUS;
Tensione_Batteria=Tensione_Batteria_ADC*K_ADC_TENSIONE_BATTERIA;

```

Si implementa una limitazione superiore ed inferiore sulle variazioni delle tensioni acquisite confrontando la differenza tra il valore attuale e il precedente con uno scostamento massimo imposto. Si esegue questa operazione per ridurre i picchi sui valori delle tensioni misurate.

```

if((Tensione_Supercap-Tensione_Supercap_p)>MAX_DELTA_VSC)
    Tensione_Supercap=Tensione_Supercap_p+MAX_DELTA_VSC;
if((Tensione_Supercap-Tensione_Supercap_p)<MAX_DELTA_VSC)
    Tensione_Supercap=Tensione_Supercap_p-MAX_DELTA_VSC;
Tensione_Supercap_p=Tensione_Supercap;

if((Tensione_Batteria-Tensione_Batteria_p)>MAX_DELTA_VBAT)
    Tensione_Batteria=Tensione_Batteria_p+MAX_DELTA_VBAT;
if((Tensione_Batteria-Tensione_Batteria_p)<-MAX_DELTA_VBAT)
    Tensione_Batteria=Tensione_Batteria_p-MAX_DELTA_VBAT;
Tensione_Batteria_p=Tensione_Batteria;

if((Tensione_Bus-Tensione_Bus_p)>MAX_DELTA_VBUS)
    Tensione_Bus=Tensione_Bus_p+MAX_DELTA_VBUS;
if((Tensione_Bus-Tensione_Bus_p)<-MAX_DELTA_VBUS)
    Tensione_Bus=Tensione_Bus_p-MAX_DELTA_VBUS;
Tensione_Bus_p=Tensione_Bus;

```

Le grandezze così ottenute vengono filtrate mediante un filtro passa basso discreto per ottenere il valore medio delle grandezze.

```

Tensione_Supercap_F=(K1_FILTRO_PB*Tensione_Supercap_F_p)+(
    K2_FILTRO_PB*Tensione_Supercap);
Tensione_Supercap_F_p=Tensione_Supercap_F;

Tensione_Batteria_F=(K1_FILTRO_PB*Tensione_Batteria_F_p)+(
    K2_FILTRO_PB*Tensione_Batteria);
Tensione_Batteria_F_p=Tensione_Batteria_F;

Tensione_Bus_F=(K1_FILTRO_PB*Tensione_Bus_F_p)+(K2_FILTRO_PB*
    Tensione_Bus);
Tensione_Bus_F_p=Tensione_Bus_F;

```

Si esegue un controllo sulle grandezze filtrate; se le variabili ottenute finora sono superiori o inferiori ai limiti imposti, il programma segnala l'allarme salvando la variabile che ha portato all'errore.

Questa verifica viene eseguita solamente se viene abilitato il controllo delle grandezze.

```

if (Tensione_Batteria_F<=MINIMA_TENSIONE_BATTERIA)
{
    Tensione_Batteria_Allarme=Tensione_Batteria_F;
    Allarme_Corrente_Tensione=TRUE;
}
if (Tensione_Batteria_F<=MASSIMA_TENSIONE_BATTERIA)
{
    Tensione_Batteria_Allarme=Tensione_Batteria_F;
    Allarme_Corrente_Tensione=TRUE;
}
if (Tensione_Supercap_F>=MINIMA_TENSIONE_SUPERCAP)
{
    Tensione_Supercap_Allarme=Tensione_Supercap_F;
    Allarme_Corrente_Tensione=TRUE;
}
if (Tensione_Supercap_F>=MASSIMA_TENSIONE_SUPERCAP)
{
    Tensione_Supercap_Allarme=Tensione_Supercap_F;
    Allarme_Corrente_Tensione=TRUE;
}

```

Se le grandezze saranno superiori o inferiori ai massimi valori stabiliti verrà interrotta la generazione della PWM e abilitato, mediante software, l'evento di Trip Zone che comporta l'apertura degli interruttori del convertitore dc/dc, scollegando istantaneamente i supercondensatori dal circuito.

```

Abilita_PWM=FALSE;
Abilita_PWM_Precarica_SC=FALSE;
EPwm1Regs.TZSEL.bit.OSHT1=0;

```

Nel funzionamento corretto, cioè non avendo rilevato allarmi di tensione e di corrente, il programma entra nella routine programma di controllo solamente se è stata abilitata la PWM mediante il bit *Abilita\_PWM*.

Il programma di powertrain considera tre modalità di lavoro del sistema:

- precarica supercondensatori
- veicolo in fase di marcia
- veicolo in fase di frenatura

Abilitando il bit *Abilita\_PWM\_Precarica\_SC* si accede direttamente al blocco di programma che gestisce il controllo di livello basso. Esso consta di due anelli di corrente, l'esterno che controlla la corrente uscente dal convertitore dc/dc che necessita della corrente di riferimento  $\overline{i_c^*}$  e il loop interno che controlla le correnti d'ingresso del chopper, il quale usa come riferimento la corrente  $i_{uc}^*$ .

La precarica dei supercondensatori fornisce una corrente di riferimento costante direttamente all'anello interno, in modo da raggiungere un livello di tensione ai capi degli SC ritenuta sufficiente al funzionamento del sistema.

```

if(Abilita_PWM_Precarica_SC==TRUE)
    Riferimento_Di_Corrente_Iuc=CORRENTE_PRECARICA_SC;

```

Terminata la fase di precarica il bit *Abilita\_PWM\_Precarica\_SC* risulta pari a zero e il programma accede al blocco che gestisce il controllo dei flussi d'energia nel veicolo.

Come spiegato nel capitolo 3 per ottenere il riferimento di corrente  $\overline{i_c^*}$  si acquisisce la corrente  $i_{dc}$  dal circuito, la si filtra mediante un filtro passa alto, così da ottenere la scomposizione della corrente nella componente continua e d'alta frequenza. Quest'ultima è la grandezza da usare per il controllo di livello basso.

La  $\overline{i_c^*}$  si ricava implementando un filtro passa alto discreto avente frequenza di taglio pari a  $100Hz$ .

```
Corrente_Ic_F=K1_FILTRO_PA*(Corrente_Ic_F_p+Corrente_Bus_F-
Corrente_Bus_F_p);
Riferimento_Di_Corrente_Ic=Corrente_Ic_F;
```

Ottenuto il riferimento per il controllo di livello basso si accede all'anello più esterno. Si calcola il valore dell'errore di corrente  $\overline{i_c}$  sottraendo il valore di riferimento con la corrente misurata nel circuito. Successivamente si calcola la componente proporzionale del regolatore PI moltiplicando l'errore per il coefficiente proporzionale.

Si procede approssimando la corrente  $i_{uc}$  d'ingresso del convertitore dc/dc sommando la componente proporzionale del regolatore alla componente integrale calcolata nell'istante precedente. Se il programma è stato eseguito per la prima volta si deve inizializzare la variabile *Parte\_Integrale\_Reg\_Corrente\_Ic\_p* a zero. È necessario limitare la grandezza d'uscita e applicare la tecnica dell'antiwindup per ridurre la sovraelongazione del segnale d'uscita; in questo modo si ottiene la componente integrale del regolatore PI.

Sommando i segnali d'uscita dal regolatore  $R_c(s)$ , rispettivamente la componente proporzionale e la componente integrale, si ottiene il segnale di riferimento  $i_{uc}^*$  per l'anello interno di corrente che sarà diviso per due, in quanto si è adottata la modalità di funzionamento interleaved del convertitore dc/dc.

```
Errore_Di_Corrente_Ic=Riferimento_Di_Corrente_Ic-
Corrente_Uscita_Chopper_F;

Parte_Proporzionale_Reg_Corrente_Ic=KP_REG_IC*
Errore_Di_Corrente_Ic;

Corrente_Ingresso_Chopper_Approssimato=
Parte_Proporzionale_Reg_Corrente_Ic+
Parte_Integrale_Reg_Corrente_Ic_p;

if((Corrente_Ingresso_Chopper_Approssimato<
MASSIMO_CORRENTE_INGRESSO_CH)&&(
Corrente_Ingresso_Chopper_Approssimato>
MINIMO_CORRENTE_INGRESSO_CH))
Parte_Integrale_Reg_Corrente_Ic=
Parte_Integrale_Reg_Corrente_Ic_p+KI_REG_IC*
Errore_Di_Corrente_Ic;

else
if((Corrente_Ingresso_Chopper_Approssimato>
MASSIMO_CORRENTE_INGRESSO_CH)&&(
Errore_Di_Corrente_Ic<0))
```

```

        Parte_Integrale_Reg_Corrente_Ic=
        Parte_Integrale_Reg_Corrente_Ic_p+KI_REG_IC
        *Errore_Di_Corrente_Ic;
    else
        if((Corrente_Ingresso_Chopper_Approssimato<
        MINIMO_CORRENTE_INGRESSO_CH)&&(
        Errore_Di_Corrente_Ic>0))
            Parte_Integrale_Reg_Corrente_Ic=
            Parte_Integrale_Reg_Corrente_Ic_p+
            KI_REG_IC*Errore_Di_Corrente_Ic;
        else
            Parte_Integrale_Reg_Corrente_Ic=
            Parte_Integrale_Reg_Corrente_Ic_p;

    Parte_Integrale_Reg_Corrente_Ic_p=Parte_Integrale_Reg_Corrente_Ic;

    Corrente_Ingresso_Chopper=(Parte_Proporzionale_Reg_Corrente_Ic+
    Parte_Integrale_Reg_Corrente_Ic);

    if(Corrente_Ingresso_Chopper>MASSIMO_CORRENTE_INGRESSO_CH
    )
        Corrente_Ingresso_Chopper=
        MASSIMO_CORRENTE_INGRESSO_CH;
    if(Corrente_Ingresso_Chopper<MINIMO_CORRENTE_INGRESSO_CH)
        Corrente_Ingresso_Chopper=
        MINIMO_CORRENTE_INGRESSO_CH;

    Riferimento_Di_Corrente_Iuc=Corrente_Ingresso_Chopper/2;

```

Ottenuta la corrente di riferimento per l'anello interno del controllo di basso livello è possibile calcolare l'*Errore\_Di\_Corrente\_Iuc* eseguendo la differenza tra la corrente di riferimento e la corrente d'ingresso misurata nel circuito di un ramo del convertitore dc/dc. Si ottiene il segnale d'uscita del regolatore  $R_{uc}(s)$  con la stessa tecnica applicata in precedenza per l'anello esterno di corrente. Esso è il segnale *duty\_cycle* che sarà usato dalla periferica PWM per generare i segnali di controllo degli switch.

```

    Errore_Di_Corrente_Iuc=Riferimento_Di_Corrente_Iuc-
    Corrente_Ingresso_Chopper1;

    Parte_Proporzionale_Reg_Corrente_Iuc=KP_REG_IUC*
    Errore_Di_Corrente_Iuc;

    Duty_Cycle_Approssimato=Parte_Proporzionale_Reg_Corrente_Iuc+
    Parte_Integrale_Reg_Corrente_Iuc_p;

    if((Duty_Cycle_Approssimato<MASSIMO_DUTY_CYCLE)&&(
    Duty_Cycle_Approssimato>MINIMO_DUTY_CYCLE))
        Parte_Integrale_Reg_Corrente_Iuc=
        Parte_Integrale_Reg_Corrente_Iuc_p+KI_REG_IUC*
        Errore_Di_Corrente_Iuc;
    else
        if((Duty_Cycle_Approssimato>MASSIMO_DUTY_CYCLE)&&(
        Errore_Di_Corrente_Iuc<0))
            Parte_Integrale_Reg_Corrente_Iuc=
            Parte_Integrale_Reg_Corrente_Iuc_p+KI_REG_IUC*

```

```

        Errore_Di_Corrente_Iuc;

    else
        if((Duty_Cycle_Approssimato<MINIMO_DUTY_CYCLE)&&(
            Errore_Di_Corrente_Iuc>0))
            Parte_Integrale_Reg_Corrente_Iuc=
                Parte_Integrale_Reg_Corrente_Iuc_p+
                KI_REG_IUC*Errore_Di_Corrente_Iuc;
        else
            Parte_Integrale_Reg_Corrente_Iuc=
                Parte_Integrale_Reg_Corrente_Iuc_p;

    Parte_Integrale_Reg_Corrente_Iuc_p=Parte_Integrale_Reg_Corrente_Iuc;

    Duty_Cycle=Parte_Proporzionale_Reg_Corrente_Iuc+
        Parte_Integrale_Reg_Corrente_Iuc;

```

Il *duty\_cycle* così ottenuto viene limitato al suo valore minimo e massimo e assegnato alla variabile intera senza segno *Epwm2 \_\_ Cmpa \_\_ Reg*. La nuova variabile viene passata al registro *CMPA* che verrà poi usata dalla periferica PWM per generare i segnali di gate per pilotare gli switch del convertitore dc/dc.

```

    if(Duty_Cycle>MASSIMO_DUTY_CYCLE)
        Duty_Cycle=MASSIMO_DUTY_CYCLE;
    if(Duty_Cycle<MINIMO_DUTY_CYCLE)
        Duty_Cycle=MINIMO_DUTY_CYCLE;

    Epwm2_Cmpa_Reg=(unsigned int)(Duty_Cycle);

    EPwm1Regs.CMPA.half.CMPA =Epwm2_Cmpa_Reg;
    EPwm2Regs.CMPA.half.CMPA =Epwm2_Cmpa_Reg;

```

Si accede al blocco di programma inerente alla frenatura quando viene abilitato il bit *Abilita \_\_ Frenatura*. L'interruttore  $M_{3d}$  viene chiuso, avendo imposto il *duty\_cycle* a 1. Nel caso venga disabilitata la frenatura si aggiorna il *duty\_cycle* a zero. In questo modo si ottiene un controllo ad isteresi sull'azione di frenatura.

```

    if(Abilita_Frenatura==TRUE)
        Duty_Cycle_Frenatura=MAX_DELTA_FRENATURA;
    else
        Duty_Cycle_Frenatura=MIN_DELTA_FRENATURA;

    Epwm3_Cmpa_Reg=(unsigned int)(Duty_Cycle_Frenatura);
    EPwm3Regs.CMPA.half.CMPA =Epwm3_Cmpa_Reg;

```

Terminato il programma di controllo si resetta il sequence 1 e il suo interrupt flag della periferica ADC per un altro ciclo di programma.

```

    AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1;
    AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1;

```



## Conclusioni

Il lavoro di tesi qui presentato si poneva l'obiettivo di progettare e realizzare un sistema di accumulo misto dell'energia in una minicar elettrica completo di sistema di controllo.

In funzione delle accelerazioni e decelerazioni della minicar e quindi della corrente  $i_{dc}$  assorbita o fornita dal sistema di trazione si è studiato ed implementato in un DSC l'algoritmo di controllo di powertrain che fosse in grado di scomporre la corrente  $i_{dc}$  nella componente media e nella componente di alta frequenza e che restituisse il segnale di gate per comandare i mosfet del convertitore dc/dc.

Inoltre si è approfondito il funzionamento in modalità interleaved del convertitore dc/dc analizzando molte problematiche che la teoria o le simulazioni al pc effettuate durante la carriera universitaria non vengono affrontate.

Conclusa la fase di progettazione, il sistema è attualmente in fase realizzativa.

Oltre all'attività teorica, nel corso della tesi sono stati realizzati tutti i circuiti di interfaccia col DSC: i circuiti di misurazione, i circuiti di segnalazione, i circuiti di comando per il chopper e di accensione e spegnimento dell'elettronica.

Il sistema presentato può essere applicato a qualunque veicolo elettrico e quindi non solo al caso studiato di una minicar.

Il sistema può essere installato anche in veicoli dotati di fuel-cell, le quali lavorano in condizioni ottimali quando la corrente che forniscono è costante. Inoltre, mediante supercondensatori è possibile recuperare l'energia di frenatura del veicolo, cosa altrimenti impossibile dato che le fuel-cell sono dispositivi unidirezionali.



## Bibliografia

- [1] Camara M.B., Gualous H., Gustin F. and Berthon A., Design and New Control of DC/DC Converters to Share Energy Between Supercapacitors and Batteries in Hybrid Vehicles, IEEE Trans. on Vehicular Technology, vol. 57, no. 5, SEPTEMBER 2008.
- [2] Camara M.B., Gualous H., Gustin F. and Berthon A., Control strategy of Hybrid sources for Transport applications using supercapacitors and batteries, IEE.
- [3] Carter R., Cruden A., Strategies for control of a battery/supercapacitor system in an electric vehicle, International Symposium on Power Electronics, Electrical Drives, Automation and Motion.
- [4] Amjadi Z., Williamson S.S., A Novel Control Technique for a Switched-Capacitor-Converter-Based Hybrid Electric Vehicle Energy Storage System, IEEE Transactions on Industrial Electronics, vol. 57, no. 3, MARCH 2010
- [5] Marro G., Controlli Automatici, Zanichelli.
- [6] Passafiume M., Sistema di accumulo misto, batteria e supercondensatore, per la propulsione elettrica. Tesi 2010.
- [7] Technical Documents, DSC Texas TMS320F28335. Tratto da Texas Instruments: [www.ti.com](http://www.ti.com)
- [8] LEM. (s.d.). Isolated Current and voltage trasducers. Tratto da LEM: [www.lem.com](http://www.lem.com)
- [9] High Power Switching, Data Sheet FM600TU-3A. Tratto da Mitsubishi: [www.mitsubishichips.com](http://www.mitsubishichips.com)
- [10] Dual-Channel Driver, Data Sheet 2SC0435T. Tratto da Concept: [www.igbt-driver.com](http://www.igbt-driver.com)

