

Attività formativa:
Relazione tirocinio breve

PROGETTAZIONE DI MASTER PER CIRCUITI STAMPATI

Laureando: Posenato Marco

Relatore: Meneghesso Gaudenzio

Corso di laurea in: Ingegneria Elettronica

Padova, 26 marzo 2010

Anno Accademico
2009-2010

INDICE ANALITICO

1. Presentazione del tirocinio	pag. 1
2. Introduzione alla relazione	
2.1. Circuiti stampati	pag. 2
2.2. Tecnologie di montaggio dei componenti:	pag. 4
▪ Tecnologia THT	
▪ Tecnologia SMT	
2.3. Componenti e packages comuni:	pag. 6
▪ Tecnologie THT	
▪ Tecnologie SMT	
2.4. Portata delle piste	pag. 11
3. Premessa ai progetti	
3.1. Indicazioni utili per l'interpretazione delle immagini	pag. 12
4. Sbroglio di una scheda a doppia faccia con componenti SMD:	
▪ Disposizione	pag. 15
▪ Fase di sbroglio	pag. 18
▪ Regole principali per lo sbroglio delle piste	pag. 18
▪ Espansione di massa	pag. 21
▪ Posizionamento dei fiducials	pag. 23
▪ Serigrafia e schema di montaggio dei componenti	pag. 24
5. Sbroglio di una scheda a 4 strati con componenti SMD:	
▪ Disposizione	pag. 25
▪ Fase di sbroglio	pag. 27
▪ Espansione di massa e posizionamento dei fiducials	pag. 31
▪ Serigrafia e schema di montaggio	pag. 32
6. Sbroglio di una scheda con circuito integrato con package BGA:	
▪ Considerazioni preliminari	pag. 33
▪ Fase di sbroglio	pag. 37
▪ Serigrafia e schema di montaggio	pag. 47
7. File di uscita	pag. 50
Bibliografia	pag. 51

1. PRESENTAZIONE DEL TIROCINIO

La relazione che segue tratterà della mia esperienza di tirocinio che ho effettuato presso la ditta Tecno77, ditta che si occupa della realizzazione di master per circuiti stampati.

Inizialmente nella prima parte del tirocinio mi è stata affidata la progettazione di schede piuttosto semplici, con pochi componenti, trenta o quaranta al massimo. Questo mi ha permesso di prendere confidenza con il software utilizzato in azienda.

In seguito mi sono stati affidati progetti di difficoltà sempre crescente, fino alla progettazione di schede multistrato con circuiti integrati. Tre dei progetti che ho sviluppato verranno spiegati nel corso della relazione (sbroglio di una scheda doppia faccia, sbroglio di una scheda a 4 strati e sbroglio di una scheda con circuito integrato).

Durante la mia esperienza ho potuto assistere alla progettazione e produzione di alcuni prototipi, dal momento che la ditta Tecno77 si occupa anche di questo.

Una particolarità degna di nota è che in ditta si utilizza una particolare tecnica di saldatura, la saldatura vapor – fase. Tale metodo permette di ottenere una saldatura più omogenea, in quanto tutta la scheda viene portata alla stessa temperatura all'interno del forno, senza indurre stress termici che porterebbero alla formazione di difetti nella saldatura (spiegherò in maniera più dettagliata in seguito).

Concludendo, posso dire di aver fatto un'esperienza molto positiva, perché ho potuto accrescere il mio bagaglio di informazioni, imparando metodi e procedimenti che difficilmente si trovano sui libri.

RINGRAZIO:

Desidero ringraziare sentitamente il signor Giorgio Roncolato, titolare della Tecno77 e tutti i dipendenti per il tempo che mi hanno dedicato e i tutti i preziosi consigli che mi hanno dato.

Ringrazio altresì il prof. Gaudenzio Meneghesso, per essersi reso disponibile a farmi da relatore.

2. INTRODUZIONE ALLA RELAZIONE

2.1 CIRCUITI STAMPATI

Un circuito stampato, in inglese “printed circuit board” (PCB) è quel componente, di solito rigido (ma ne esistono anche di flessibili) sul quale vengono montati i componenti elettrici ed elettronici. Le funzioni di un circuito stampato sono quelle di fornire un supporto di tipo meccanico su cui i componenti poggeranno e di consentire il collegamento elettrico tra i vari componenti tramite delle piste o tracce di materiale conduttivo.

Esistono diversi tipi di circuiti stampati a seconda delle diverse caratteristiche che possono avere. Come si è detto prima esistono circuiti stampati rigidi o flessibili: le differenze consistono nel materiale e nello spessore del materiale isolante con cui è fatta la scheda.

Inoltre, a seconda del numero di strati che possono condurre, i circuiti stampati si dividono in monofaccia, doppia faccia, 4 strati, 6 strati, fino ad arrivare ad anche 30 o più strati, aggiungendo 2 strati di volta in volta.

Gli strati, a cui si fa riferimento precedentemente, sono chiamati layers. I due strati che stanno sulle facce esterne del pcb sono chiamati top e bottom layers. I layers interni che non sono visibili sono chiamati inner layers.

In un circuito rigido stampato il substrato, piano e di spessore costante, è caratterizzato dalla presenza di isolante solido, composto da materiali chiamati materiali di base, che hanno caratteristiche ignifughe.

Lo spessore dello stampato è molto variabile, può andare da qualche decimo di millimetro fino a 5mm. Sono di uso pcb con spessore di 1.6mm.

Per quanto riguarda lo spessore degli strati conduttivi (e quindi delle piste) i valori più comuni sono 17 μ m, 35 μ m e 70 μ m.

Esistono diversi tipi di materiali di base, distinti a seconda della rigidità elettrica e della capacità di resistere agli stress chimici e termici.


Materiali tipici di cui è composto il pcb sono:

- FR-2. E' composto da un foglio di carta piegato più volte impregnato di una resina fenolica resistente al fuoco. E' economica ed è usata per applicazioni semplici (radio, giocattoli...) dove non sono richieste alte prestazioni.
- FR-3. Come la precedente è composta da carta impregnata di una resina epossidica.
- FR-4. É il materiale più comune utilizzato per realizzare circuiti stampati. É composto da un tessuto di fibre di vetro impregnato di una resina epossidica. Le buone proprietà elettriche, meccaniche e termiche rendono l'FR-4 una scelta molto comune per molte applicazioni: informatica, telecomunicazioni, settore aerospaziale e controllo industriale.
- CEM-1. E' composto da due strati tessuti di fibra di vetro con uno strato di carta nel mezzo; entrambi questi materiali sono impregnati di una resina epossidica. Possiede migliori caratteristiche elettriche e fisiche rispetto all'FR-1 e FR-2
- CEM-3. E' composto da due strati tessuti di fibra di vetro, con uno non tessuto di fibra di vetro nel mezzo, entrambi impregnati di una resina epossidica.

Su entrambe le facce del substrato viene applicato un collante autoadesivo e uno strato di rame; la scheda viene poi forata per realizzare il collegamento elettrico tra i due strati mediante il passaggio dei terminali dei componenti elettronici.

Successivamente il rame in eccesso viene eliminato chimicamente per ricavare l'insieme delle piste. É in questo momento che si utilizzano i master per la tecnica detta fotoincisione.

Il master, che non è altro che un disegno sul quale sono riportate tutti i collegamenti elettrici, viene stampato ad alta risoluzione su un foglio trasparente di acetato da una macchina detta fotoplotter.



Un master del lato superiore (lato componenti, LC) di un semplice circuito stampato.

Tale foglio viene appoggiato su una faccia di rame del circuito stampato in modo da fissare il disegno del master sulla faccia stessa.

Tale operazione è possibile perché sulla lamina di metallo è presente un prodotto chimico detto photoresist. In seguito si espone lo stampato ricoperto dal master in un apparato detto bromografo, costituito da un insieme di lampade UV-A.

In questo modo si andrà ad impressionare quella parte di photoresist non protetta dal disegno del master.

Il photoresist impressionato viene rimosso con della soda caustica, mentre quello non impressionato, poiché protetto dal master, non viene rimosso.

A questo punto si immerge la scheda in una soluzione che andrà a corrodere ed asportare il rame non protetto dal photoresist: rimarranno soltanto le piste di rame.

Per realizzare i collegamenti elettrici tra lo strato inferiore e lo strato superiore occorre procedere con la metallizzazione dei fori dei vias, processo che consiste nella deposizione galvanica del rame. Se si tratta di circuiti a due o più strati la foratura e la metallizzazione non viene effettuata: gli elementi a doppia faccia vengono separati gli uni dagli altri da un foglio isolante di tessuto di vetro misto resina e pressati termicamente in modo da sciogliere le resine interne per costituire un circuito unico. La scheda verrà poi forata e i fori verranno metallizzati.

Molto spesso si procede con una seconda deposizione di un metallo in modo da proteggere il rame depositato dall'asportazione successiva.

Per evitare che il rame sulle parti delle due facce non destinate a saldatura ossidi viene applicata una vernice isolante, di colore verde, chiamata solder resist.


Dopo aver eventualmente applicato scritte, stampe o altre indicazioni sul circuito, esso viene testato elettricamente per garantire la totale assenza di anomalie elettriche.

Negli ultimi anni la foratura a fori passanti (sull'intero spessore della scheda) è stata sostituita con la foratura a fori ciechi (blind vias): viene connessa una delle facce esterne con uno degli strati interni, non più su tutto lo spessore della scheda. Esistono anche i "buried vias" (vias sepolti, nascosti) che collegano 2 strati interni e che non sono visibili osservando lo stampato. Questi tipi di vias sono realizzati con una foratura al laser la quale viene controllata in profondità. L'utilizzo di diverse tecnologie per la creazione di questi tipi di vias fa aumentare il costo dello stampato. Questa nuova tecnica permette di ottenere una più alta densità di connessioni per unità di superficie.

2.2 TECNOLOGIE DI MONTAGGIO DEI COMPONENTI SUL CIRCUITO STAMPATO

THT – TECNOLOGIA DI ASSEMBLAGGIO TRADIZIONALE.

La tecnologia tradizionale di montaggio THT (in inglese through hole technology) è basata sull'uso di componenti dotati di terminali metallici che vengono infilati nei fori praticati sulla scheda. I componenti, dopo essere stati fissati con una colla che verrà successivamente rimossa, vengono saldati alle piazzole con il metodo di saldatura a onda (breve massima esposizione ad una lega saldante): la scheda con i componenti fissati viene fatta scorrere sulla cresta di un'onda fissa di lega saldante, la lega bagna le piazzole di rame e i terminali metallici dei componenti, risale lungo il foro fino ad arrivare alla piazzola di rame superiore. Chiaramente questo metodo di saldatura non permette il posizionamento dei componenti sul lato superiore dello stampato.



Un circuito stampato realizzato con tecnologia THT e SMT.

SMT - SCHEDA A MONTAGGIO SUPERFICIALE

La tecnologia SMT (in inglese surface mounting technology) prevede che i componenti, realizzati in modo da avere il minimo ingombro e peso possibile, vengano messi a diretto contatto con la scheda. Il contatto tra componente e scheda viene realizzato mediante la metallizzazione delle estremità del componente o tramite dei terminali metallici con la piazzola (conduttrice) che si trova sul circuito stampato (pad).


Questa tecnologia, rispetto a quelle precedenti, presenta i notevoli vantaggi:

- Permette un'applicazione molto precisa della pasta saldante nelle pads di rame (i contatti elettrici su cui saldati i componenti),
- Permette di automatizzare il processo di collocazione dei componenti sulla scheda, riducendo la manodopera e quindi i costi di produzione,
- Consente di saldare i componenti elettrici delle pads tramite processo termico, che risulta essere più controllabile rispetto la saldatura ad onda,
- Riduce il numero di fori da praticare sulla scheda dal momento che non sono più necessari i fori per i terminali dei componenti,
- Permette il posizionamento anche sull'altro lato dello stampato,
- I componenti montati con questa tecnologia risultano più economici rispetto al corrispondente THT.

Per contro l'assemblaggio manuale risulta difficoltoso (molto di più rispetto a una scheda di tipo THT) a causa delle dimensioni molto piccole e delle spaziature ancor più piccole tra i pins dei circuiti integrati.

Il processo SMT prevede per prima cosa l'applicazione della pasta saldante sulle pads di rame destinate alla saldatura; questo procedimento si ottiene normalmente mediante serigrafia. La pasta saldante è costituita da microsferi di rame di dimensione uniforme, miscelate in modo da costituire una lega ben precisa. Le microsferi sono aggregate sotto forma di pasta da un liquido, detto flussante, che disossida le superfici metalliche durante la saldatura mediante la vaporizzazione del metallo.

Per applicare la pasta saldante sul pcb viene applicata su quest'ultimo una maschera di acciaio (foto sottostante) con dei fori della dimensione e forma delle pads. La macchina che realizza il processo è dotata di una spatola che "stende" sulla lamina d'acciaio la pasta saldante. Quest'ultima penetrerà nei fori e andrà a posizionarsi sopra alle pads.



Nella foto, non si vede la spatola che stende la pasta perché è stata rimossa.

I componenti SMD (componenti a montaggio superficiale) vengono commercializzati in modo da consentire un prelievo automatizzato: bobine a nastro continuo per componenti più grandi, bulk per i componenti più piccoli.

Attraverso delle testine ad aria aspirante una macchina automatica (chiamata anche pick and place) preleva i componenti e li deposita precisamente nella loro collocazione finale sulla scheda (immagine seguente).

La macchina per disporre gli elementi utilizza dei riferimenti che sono presenti sul circuito stampato (i fiducials).

I componenti vengono trattenuti nella loro posizione dalla pasta saldante fino alla fase della saldatura. La scheda completa di componenti viene preriscaldata in un apposito forno elettrico con temperatura e ventilazione controllate con grande precisione. La scheda viene fatta avanzare all'interno del forno attraverso un nastro trasportatore e attraversa aree con temperature sempre crescenti. Una volta raggiunta la temperatura di fusione della lega saldante, la pasta fonde e bagna le superfici metalliche scoperte, creando la saldatura tra scheda e componenti.

La scheda poi continuerà ad avanzare all'interno del forno e, attraversando zone con temperature calanti, subirà un graduale raffreddamento dei materiali.



Una macchina pick & place: a sinistra si possono notare i caricatori circolari dei componenti (bobine a nastro continuo della capacità di 10.000 componenti).

2.3 COMPONENTI E PACKAGES COMUNI

TECNOLOGIA THT

-DIP o DIL, dual in line package.


Si tratta di un package di tipo rettangolare che contiene il circuito integrato con 2 file parallele di pins equispaziati che puntano verso il basso.

I pins sono inseriti all'interno dei fori creati sullo stampato e fuoriescono dall'altro lato dove sono saldati. Normalmente assieme al termine DIP è associato un numero che indica il numero totale di pins.

La spaziatura tra i pins è normalmente di 2.54mm cioè 100mils; meno comuni sono spaziature tra i pins di 300 e 600mils.


I DIP contengono normalmente porte logiche, operazionali o semplici circuiti analogici oppure array di resistenze, array di interruttori, array di led. Sono stati largamente usati nel passato, anche se hanno lasciato il posto da diversi anni a packaging di tipo SMD.

Altre varianti del DIP sono CDIP o SDIP, rispettivamente con case ceramico e plastico.



-SIP, single in line package.

Rispetto al precedente tipo di package, il SIP presenta una singola fila di pins. Molto usato per resistenze con un terminale in comune.



-PGA, pin grid array.

In una PGA i pins sono distribuiti in una griglia quadrata e alcune volte non ricoprono interamente la faccia dell'integrato.

Il montaggio sul circuito stampato avviene tramite i fori o mediante l'utilizzo di un socket. L'utilizzo del socket rende immediata la rimozione di questo tipo di integrati.


La griglia con cui sono allineati i pins ha dimensione 2.54mm cioè 100mils.

Il package di tipo PGA nasce dall'aumento del numero di pins: si avrebbero integrati di tipo DIP di dimensioni troppo elevate.

Tipicamente i microprocessori hanno packages di tipo PGA.

Altre varianti del PGA sono PPGA, CPGA, OPGA, rispettivamente con package plastico, ceramico e organico. Nell'FCPGA il die o chip è rivolto verso l'alto in modo da migliorare il raffreddamento.

L'SPGA presenta due file consecutive, sfasate di metà del passo tra i pins.



-ZIP, zigzag in line package.

I pins che si trovano solo su un lato dell'integrato sporgono in due file diverse di pins, generando la caratteristica forma a zigzag.

Il montaggio avviene tramite un socket o direttamente sullo stampato attraverso i fori.

Questo tipo di package è molto impiegato per componenti ad elevata potenza.



Esistono, oltre a quelli appena elencati, moltissimi altri tipi di cases per transistor e circuiti integrati, il cui nome e caratteristiche tecniche sono dettate dallo standard JEDEC:

Ecco i più comuni:


-TO-92.

E' un contenitore plastico normalmente a tre pins con un lato piatto e uno arrotondato.

-TO-220.

Package molto comune di tipo metallico e plastico. Il chip è incapsulato in un contenitore plastico con il dorso metallico e con un foro che permette il collegamento ad un dissipatore.

Dal contenitore escono 3 pins. Questo case è utilizzato prevalentemente per contenere componenti di potenza.



TECNOLOGIA SMT

Resistenze e condensatori.

Hanno forma di parallelepipedo, la cui base normalmente ha dimensioni:

-0.4mm x 0.2mm (nome JEDEC 01005),

-0.6mm x 0.3mm (nome JEDEC 0201),

- 1mm x 0.5mm (nome JEDEC 0402),

-1.6mm x 0.8mm (nome JEDEC 0603),

- 2mm x 1.25mm (nome JEDEC 0805),

-3.2mm x 1.6mm (nome JEDEC 1206).



Il nome dello standard JEDEC proviene dalla dimensione in pollici del componente, ad esempio il componente 0805 ha dimensioni di 0.08" x 0.05".

Le estremità sono metallizzate e andranno saldate alle pads presenti sullo stampato.

Sul corpo di questi componenti è posta una scritta per identificare il valore caratteristico della resistenza o del condensatore. I componenti come 01005 sono talmente piccoli che risulta inutile porvi una scritta.

Diodi.

Vengono definiti, a seconda delle dimensioni (larghezza x lunghezza x altezza), con il nominativo SOD (small outline diode).

-SOD-523: 1.25 x 0.85 x 0.65 mm,

-SOD-323: 1.7 x 1.25 x 0.95 mm,

-SOD-123: 3.68 x 1.17 x 1.60 mm.



Transistor.

Sono definiti, a seconda delle dimensioni (larghezza x lunghezza x altezza), con il nominativo SOT (small outline transistor). Dove non indicato i transistor sono a tre terminali.

-SOT-223: 6.7 mm x 3.7 mm x 1.8 mm,

-SOT-89: 4.5 mm x 2.5 mm x 1.5 mm ,

-SOT-23: 2.9 mm x 1.3/1.75 mm x 1.3 mm, anche per versioni a 5, 6, 8 pins,

-SOT-323 (SC-70): 2 mm x 1.25 mm x 0.95 mm,

-SOT-416 (SC-75): 1.6 mm x 0.8 mm x 0.8 mm,

-SOT-723: 1.2 mm x 0.8 mm x 0.5 mm,

-SOT-883 (SC-101): 1 mm x 0.6 mm x 0.5 mm.



Circuiti integrati con più pins.

-SOIC (small outline integrated circuit).

E' molto più sottile del suo corrispettivo nella tecnologia DIP nella tecnologia THT.

Ha due file di pins che fuoriescono da due lati opposti; il loro orientamento è orizzontale e non più verticale, dal momento che vanno a poggiare sulle pads.


La spaziatura tra i pins è di 50 mils (1.27mm) e l'altezza dell'integrato è di circa 2mm.

-TSOP (thin small outline package).

E' spesso circa 1mm, con spaziature tra i pins che possono arrivare fino a 0.5mm.

-SSOP (shrink small outline package) e TSSOP (thin shrink small outline package).

Versioni ancora più piccole e ristrette (shrink) rispetto al package TSOP.




-QFP (quad flat package).

E' un package con i pins che si estendono lungo i 4 lati. La spaziatura tra i pins varia da 0.4mm a 1mm. Ne esistono di diversi tipi a seconda del materiale con cui è fatto il package (CQFP di tipo ceramico e PQFP di tipo plastico) e delle dimensioni (LQFP e TQFP di spessore decrescente).



-QFN (quad flat no leads).


E' un tipo di package che non ha pins. Sul corpo dell'integrato vi sono delle piccole aree di materiale conduttore che consentono il collegamento elettrico con il circuito stampato.



-BGA (ball grid array).

Il package di tipo BGA è un tipo di case con la faccia inferiore coperta da una griglia di semisfere di solder. Tali semisfere sono i veri e propri pins del circuito integrato.

L'integrato viene poi saldato al circuito stampato dove si trovano delle pads circolari che combaciano con la griglia di semisfere della BGA.



Il package di tipo BGA nasce dalla necessità di realizzare circuiti integrati con un numero sempre più elevato di pins (nella BGA viene sfruttata un'intera faccia dell'integrato).

Tale necessità porterebbe all'aumento, in maniera inaccettabile, della dimensione del circuito integrato. Infatti, nemmeno con la miniaturizzazione, è possibile diminuire troppo le distanze tra i vari pins, perché si riscontrerebbero problemi di saldatura.

A titolo esemplificativo si prenda in considerazione il circuito integrato del 2° progetto (spiegato più avanti) dove si è utilizzato un integrato di tipo QFP (quad flat pack) a 100 pins delle dimensioni di 23x17mm.

Nel terzo progetto invece si è utilizzato un integrato con case BGA a 516 balls (o pins) delle dimensioni di 27x27mm: il numero di pins è quintuplicato, mentre le dimensioni dell'integrato sono variate di poco.

Se quest'ultimo integrato di tipo BGA fosse stato realizzato con case di tipo QFP, sarebbe stato 5 volte più largo e lungo, con aumento dell'area occupata di 25 volte.

La minor resistenza termica tra il circuito integrato e il circuito stampato permette un maggior scambio di calore e quindi una migliore dissipazione rispetto, per esempio, ad integrati con i pins tradizionali detti "a gamba".

Un notevole svantaggio del package BGA consiste nella difficoltà di ispezione della BGA stessa per rilevare problemi di saldatura. Una tecnica piuttosto costosa consiste nell'utilizzare macchinari a raggi X o speciali microscopi.

In caso di problemi di saldatura la BGA deve essere rimossa. La rimozione, che avviene riscaldando l'integrato con una lampada a infrarossi o un flusso d'aria calda, rende la BGA inutilizzabile in quanto le balls, fatte di solder, hanno perso forma e volume (parte del materiale rimane sul circuito stampato). Si ha quindi la necessità di eseguire un reball (rifare le balls della BGA).

Un risultato migliore si ottiene utilizzando la saldatura a vapor-fase.




Forno a vapor-fase

Nel forno non viene più utilizzata aria come mezzo per trasferire il calore e quindi per saldare, bensì viene utilizzato del vapore di gas. Infatti, a pressione costante, il liquido utilizzato per saldare bollerà sempre alla stessa temperatura. In tal modo, una volta raggiunta la fase di vapore, la temperatura all'interno del forno rimarrà sempre la stessa; ciascun componente raggiungerà la stessa temperatura indipendentemente dalla grandezza e forma, evitando così stress termici. Una volta inserita la scheda nel forno, essa viene immersa nel vapore. Il vapore, che ha una temperatura maggiore della scheda, condenserà su di essa, scaldandola e permettendo così la saldatura. La totale assenza d'ossigeno durante il processo evita ossidazioni; l'elevata pressione del gas permette la saldatura anche in zone difficoltose come nel caso delle balls di una BGA. L'utilizzo di gas inerte, non infiammabile e non tossico ha permesso, rispetto al passato, un maggior impiego di tale tecnologia.

Componenti senza package.

-COB (chip on board).

E' un chip di silicio privo di package attaccato direttamente allo stampato tramite un composto epossidico. Successivamente esso viene collegato elettricamente e protetto da una goccia di resina epossidica.



2.4 PORTATA DELLE PISTE


La tabella sottostante rappresenta la portata delle piste in funzione della loro sezione. Inoltre, a seconda dell'aumento di temperatura consentito (per l'effetto Joule), è possibile aumentare o diminuire la sezione del conduttore.

Ad esempio le piste di segnale (progetto 1 e 2) hanno una larghezza di 12mils, lo spessore vale $35\mu\text{m}$. La portata di corrente che consente una variazione di temperatura massima di 10°C è circa 0.8A. Questo valore è decisamente sovrabbondante. In linea teorica si potrebbe ridurre la larghezza delle piste anche fino a 1mils (portata 125mA). In realtà questo si realizza poco spesso in quanto i processi per creare piste di 1 mils sono più costosi.

Le piste di alimentazione hanno larghezza (normalmente) da 30 a 60 mils o anche di più (a seconda del progetto).

Considerando uno spessore di $35\mu\text{m}$ e un aumento di temperatura massimo di 20°C , la portata di quest'ultime andrà da 2.5 a 4A.

Per il dimensionamento di casi particolari si fa riferimento alla tabella sottostante.



3. PREMESSA AI PROGETTI

3.1 INDICAZIONI PER L'INTERPRETAZIONE DEI DISEGNI.

Prima di parlare dei progetti realizzati voglio fornire alcune informazioni che potranno risultare utili.

I tre lavori che ho realizzato durante la mia esperienza saranno descritti con l'ausilio delle immagini.

Il software utilizzato per ricavare le immagini è PADS LAYOUT, attualmente in uso nell'azienda dove ho effettuato il tirocinio: la TECNO77.

Non sono qui riportate spiegazioni sull'utilizzo di questo software, in quanto il mio scopo è quello di descrivere e far capire le scelte da me compiute nel progettare il master.

Tutte le piste sono state tracciate manualmente, non è stato fatto uso di funzioni automatiche tipiche di questa tipologia di software.

Le uniche funzioni automatiche (adoperate comunemente dai progettisti) sono le funzioni di flooding (per le espansioni di massa) e di connessione dei piani interni.

Il software per visualizzare piste, componenti, scritte, fori e vias utilizza delle immagini che riportano alla mente il componente stesso.

Essendo le schede, nelle quasi totalità dei casi, dotate di più strati conduttivi metallici si rende necessaria la loro identificazione in modo semplice e univoco, associando ad ogni strato o layer un colore:

- verde per il top layer o anche lato componenti (dal momento che su di esso vengono montati i componenti),
- rosso per il bottom layer o anche lato saldature (poiché nella tecnologia tradizionale i componenti vengono saldati su questo lato).

Altri colori sono associati ai layers interni, ma andrò a spiegare questo concetto in seguito.

In bianco sono rappresentate le forme dei componenti.

Spesso a collegamenti molto importanti come le alimentazioni e le masse viene associato un colore particolare per permetterne una più rapida distinzione.

I collegamenti tra i vari componenti sono visualizzati con una linea sottile. Soltanto nella prima immagine si vedono queste linee, che sono poi state disattivate per rendere la visione più chiara.

L'unità di misura utilizzata nella maggior parte dei casi è il mils, un sottomultiplo del pollice.

La relazione che lega il mils è la seguente: $1\text{mil} = 0.0254\text{mm}$ o più semplicemente $100\text{mils} = 2.54\text{mm}$.

Prima di poter partire con lo sbroglio (fase della progettazione in cui si tracciano le piste che congiungono i vari componenti dello stampato) è necessario caricare nel programma la lista dei componenti e delle connessioni (Part-list e Net-list).

Questi files di testo non sono altro che una lista dei componenti utilizzati nello schema elettrico e una lista di connessioni tra i vari componenti che sono presenti nel file precedente.

Questi due files sono generati dal programma di disegno per schemi elettrici (generalmente ORCAD). Ogni programma di sbroglio ha regole sintattiche diverse, rispetto ad un altro, per scrivere part-list e net-list; occorre fare attenzione alla compatibilità.

A volte può capitare che lo schema elettrico venga fornito dal cliente su foglio di carta (piuttosto che come file generato da un qualche programma da disegno di schemi elettrici).

Nel caso sopra indicato non è possibile generare automaticamente la net-list e la part-list: dovranno essere scritte a mano a partire dallo schema elettrico.

Chiaramente quest'ultimo metodo non è per niente privo di errori; può capitare di scambiare una lettera, invertire i numeri dei componenti o altro. E' necessario, per evitare errori in fase di sbroglio, effettuare un controllo delle liste con il relativo schema elettrico.

Un ulteriore controllo è necessario quando il master è ultimato al fine di scovare eventuali errori (prima di produrre lo stampato): se esistono piste collegate erroneamente o piste non collegate.

Per la realizzazione degli stampati (progetto 2 e 3 con rispettivamente 4 e 6 strati) non ho utilizzato fori ciechi (blind vias). Quando non vi è la necessità sono assolutamente da evitare, dal momento che fanno aumentare approssimativamente del 50% il costo finale dello stampato


Una volta caricate net-list e part-list risulta molto difficile che i componenti caricati abbiano tutti forma e dimensioni corrette.

Qualche volta il cliente può richiedere che nella scheda vi siano determinati tipi di connettori o altri componenti che non sono utilizzati di frequente. E' necessario crearli utilizzando un editor di componenti.

Le dimensioni delle pads o dei fori che i componenti utilizzeranno sono indicate nei relativi datasheet. Questo passo serve a creare il footprint (l'impronta) del componente. Una volta creato, questo viene salvato in una libreria ed è a disposizione non appena risulti nuovamente necessario il suo impiego.

Per schede con molti strati il cliente fornisce uno stack-up. Si tratta di un foglio elettronico oppure un disegno che rappresenta la sua richiesta in termini di numero e utilizzo di layers, spessori di isolamenti e strati conduttivi.

Ecco un esempio di uno stack-up (nelle versioni 3D e foglio elettronico) di una scheda a 12 strati.




LAYER	DESCRIPTION	THICKNESS (um)	THICKNESS (mils)	DIFF. 90 OHM			DIFF. 100 OHM			50 OHM									
				Track-S-Track (mils)	IMP. (OHM)	DIEL. C.	Track-S-Track (mils)	IMP. (OHM)	DIEL. C.	Track (mils)	IMP. (OHM)	DIEL. C.							
coating		12,7	0,500																
TOP	SIGNAL	35	1,378	6-6-6	90,42	3,5	5-7-5	100,28	3,5	5	52,46	4,3							
substrate		100	3,937																
L2	PLANE LAYER	17	0,669																
substrate		150	5,906																
L3	SIGNAL	17	0,669	6-6-6	89,10	4,3	5-7-5	98,56	4,3	4	66,43	4,3							
substrate		400	15,748																
L4	PLANE LAYER	17	0,669																
substrate		200	7,874																
L5	SIGNAL	17	0,669	6-6-6	90,19	4,3	5-7-5	99,72	4,3	4	67,37	4,3							
substrate		150	5,906																
L6	PLANE LAYER	17	0,669																
substrate		150	5,906																
L7	SIGNAL	17	0,669	6-6-6	88,92	4,3	5-7-5	98,36	4,3	4	66,14	4,3							
substrate		600	23,622																
L8	SIGNAL	17	0,669	6-6-6	88,92	4,3	5-7-5	98,36	4,3	4	66,14	4,3							
substrate		150	5,906																
L9	PLANE LAYER	17	0,669																
substrate		200	7,874																
L10	SIGNAL	17	0,669	6-6-6	90,19	4,3	5-7-5	99,72	4,3	4	67,37	4,3							
substrate		150	5,906																
L11	PLANE LAYER	17	0,669																
substrate		100	3,937																
BTM	SIGNAL	35	1,378	6-6-6	90,42	3,5	5-7-5	100,28	3,5	5	52,46	4,3							
coating		12,7	0,500																
Total Thick.		2615	102,969																

Il precedente stack-up riporta informazioni utili in fase di sbroglio per la creazione di piste differenziali con impedenza nota.

4. SBROGLIO DI UNA SCHEDA A DOPPIA FACCIA CON COMPONENTI SMD.

Disposizione

Una volta caricate net-list e part-list sul programma apparirà un insieme di componenti disposti in ordine, collegati tra loro da un groviglio di connessioni.



Ecco come appare l'area di lavoro una volta caricati i componenti.

In azzurro si vedono le connessioni tra i vari componenti che diventeranno poi le piste del pcb.

In bianco si vede la rappresentazione dei componenti visti in pianta: partendo dal basso si possono notare morsettiere portafusibile, morsettiere, integrati, condensatori, diodi.

In alto in colore verde (a forma di rettangolo) si possono vedere resistenze, condensatori, integrati SMD (le pads di resistenze e condensatori hanno la stessa forma e dimensione).

In colore verde a forma circolare si possono notare i fori che servono da collegamento elettrico del componente oltre che da fissaggio.


Altri colori (viola e rosso chiaro) sono associati alle alimentazioni.

Il colore giallo indica i collegamenti di massa.

Si comincia disegnando il perimetro esterno del pcb (secondo le specifiche date dal cliente). In questo caso la forma del pcb è un semplice rettangolo, ma è possibile avere forme molto più complesse, a seconda delle richieste.

Successivamente bisogna posizionare i fori di fissaggio della scheda: in questo caso secondo le specifiche richieste vanno posizionati agli angoli e un altro in posizione centrale.

Ad ogni foro viene associata e quindi applicata un'area di keep-out (letteralmente stare alla larga): tale area pone dei seri vincoli dal momento che non permette il passaggio di piste, espansioni di massa, il posizionamento di vias, componenti, aree di rame. Tale area viene definita per evitare contatti fortuiti con la testa della vite che dovrà fissare la scheda.



Si è creata la forma esterna della scheda e si sono piazzati i fori di fissaggio (in colore rosso). Attorno ai fori si può vedere un'aureola azzurra: area di keep-out. Lì non vi potranno essere rame e componenti.


Il prossimo passo è la disposizione dei componenti nel circuito stampato. Tale disposizione è del tutto temporanea e può subire dei notevoli sconvolgimenti in fase di sbroglio.

La principale regola da seguire è quella di ottimizzare al massimo la lunghezza delle piste: è inutile porre 2 componenti in serie tra loro ad estremità opposte della scheda, bisogna bensì porli uno accanto all'altro.

Per disporre i componenti si parte dallo schema elettrico. Si individua una parte del circuito, ad esempio la zona di alimentazione, si comincia a disporre i componenti nell'area di lavoro cercando di trovare la disposizione più semplice (cioè quella che permette di sbrogliare senza l'utilizzo di troppi vias o di piste eccessivamente lunghe).

La parte del circuito sottoposta ad alta tensione (ad esempio la tensione di rete) è sottoposta a rigide restrizioni, cioè deve distare almeno 3mm dalla zona a bassa tensione (<40V).

Se nello schema elettrico sono presenti amplificatori operazionali collegati assieme ad altri componenti (normalmente resistenze e condensatori) per formare qualche configurazione tipica (sommatrice, invertente, derivatrice, integratrice...), si cerca di riformare tale gruppo disponendo attorno all'integrato contenente l'operazionale (normalmente un integrato contiene più operazionali) tutti gli altri componenti. I componenti sono posizionati mantenendo un'uniformità di disposizione (tutti i componenti sono disposti verticalmente oppure orizzontalmente), posizionandoli allineati in una griglia (in questo caso di 25 mils). I condensatori di filtro vanno posti il più vicino possibile all'integrato preferendo la vicinanza ai pins di alimentazione rispetto alla massa.




Ecco una possibile disposizione dei componenti disposti in griglia. Al centro vi è un integrato con attorno una rete di resistenze e condensatori. Per semplicità non sono visibili i collegamenti. CF è un condensatore di filtro: si noti la corretta disposizione accanto al pin di alimentazione dell'integrato (in colore rosso)

I connettori (normalmente) vengono posizionati a bordo scheda secondo la richiesta del cliente, anche se è piuttosto frequente il posizionamento di connettori in zone centrali del pcb. Nel progetto sono presenti anche dei varistori che servono ad evitare sovratensioni che potrebbero danneggiare il circuito. Proprio a causa della loro funzione di protezione devono essere posti il più vicino possibile al connettore.

Il microcontrollore è posto in posizione centrale dato l'elevato numero di connessioni.


Il quarzo e i due condensatori che servono per generare il clock vanno il più vicino possibile ai pins del microcontrollore. Lo stesso vale per i condensatori di filtro che vanno posti vicino ai pins di alimentazione.



Si noti nell'immagine a fianco la disposizione dei condensatori di filtro attorno all'integrato: ce n'è uno per ogni di alimentazione (in rosso), posti a distanza di circa mezzo centimetro.

Anche il quarzo con i suoi due condensatori è posto molto vicino all'integrato

Si dispongono tutti i gruppi all'interno dell'area del pcb. In questo spazio l'area della scheda è decisamente superiore rispetto alle reali necessità, per cui si ha a disposizione parecchio spazio per sbrogliare. Normalmente nella fase di disposizione i gruppi creati precedentemente vengono rimaneggiati per permettere il loro perfetto incastro e il guadagno di spazio.



Ecco come appare l'area di lavoro una volta disposti i componenti.

Fase di sbroglio.

Prima di iniziare lo sbroglio si definisce lo spessore delle piste (10mils per le piste di segnale, 40-50mils per l'alimentazione e massa a seconda della portata di corrente), gli isolamenti (10mils tra piste di segnale e 3mm tra piste ad alta tensione), il tipo di via da utilizzare: via da 50mils ovvero 1.27mm di diametro della pad con foro da 24mils.

Per i vias normalmente la corona circolare deve essere di almeno 0.2mm (8mils); i fori il cui diametro è 2mm o superiore (80mils) hanno una pad circolare di spessore 0.5mm (20mils).

In tutto il progetto si utilizzerà sempre lo stesso tipo di via (utilizzare diversi tipi di vias aumenta il costo finale dello stampato).

Per sbrogliare bisogna ricordarsi di alcune regole:


- vanno tracciate per prime le piste di segnale, poi le alimentazioni e alla fine la/e massa/e
- un metodo di lavoro per semplificare lo sbroglio consiste nell'utilizzare il piano top layer per lavorare con connessioni orizzontali e il bottom layer per connessioni verticali o viceversa. In questo modo i 2 layer vengono usati in modo uniforme (rimando alle immagini). Per passare dal top al bottom si utilizza un via. Spesso per collegare due componenti SMD piuttosto distanti sul pcb è necessario utilizzare questa tecnica.

Regole principali per lo sbroglio delle piste.


La regola principale che si segue è che due piste appartenenti allo stesso layer devono essere tracciate senza intersecarsi, pena la messa in cortocircuito delle due piste.

Le piste normalmente sono tracciate in verticale orizzontale o in diagonale a 45°, non si utilizzano tracce rotonde.


Bisogna evitare di creare angoli retti e angoli acuti (per possibili problemi di lavorazione), si creano quindi angoli smussati di 45°.




E' preferibile uscire dalle pads di forma rettangolare con piste perpendicolari e non diagonali.




Se si devono cortocircuitare pins dello stesso integrato si utilizza il metodo a sinistra.



Meglio evitare di creare grandi aree di rame per collegare pins vicini.




Se possibile (molto spesso non lo è) evitare collegamenti a T.



Meglio evitare di creare loop, cioè collegamenti a forma circolare e tracciare al massimo una sola traccia tra pads distanti 100 mils.

Per piste di alimentazione (o in generale che hanno una portata di corrente molto elevata) si utilizzano più vias per passare da un layer all'altro.



Non lasciare nessuna pista non connessa: o la si connette o la si elimina.

A questo punto dello sbroglio si deve scegliere se partire a sbrogliare per prime le alimentazioni o i segnali.

Scegliere di partire con le alimentazioni, che sono collegamenti abbastanza lunghi e complessi, può essere una buona scelta, successivamente però quando si tracciano le piste di segnale si dovranno utilizzare molti più vias per aggirare le alimentazioni.


Scegliendo di partire con i segnali, quest'ultimi saranno di più facile sbroglio; aumenteranno però l'uso di vias nelle piste di alimentazione.

Utilizzerò la seconda strategia, partendo a tracciare per primi i collegamenti di segnale.

Si inizia lo sbroglio partendo dai gruppetti precedentemente creati. Con una buona disposizione si può evitare l'utilizzo di vias limitandosi ad utilizzare soltanto il top layer.

Per tracciare correttamente una pista occorre scegliere tra le possibili soluzioni quella che in futuro permetterà lo sbroglio più semplice delle piste rimanenti, e quella altresì che limita l'utilizzo di vias. Successivamente in fase inoltrata della progettazione capiterà che piste già sbrogliate bloccheranno il tracciamento di quelle a venire. Le soluzioni possibili consistono nell'aggirare l'ostacolo, magari allungando la pista oppure di utilizzare un via per passare su un altro layer.


Un buon consiglio per facilitare lo sbroglio è quello, quando possibile, di scambiare le porte logiche uguali di uno stesso integrato.



Ecco come appare lo sbroglio di una prima parte di circuito. Si noti come le masse e le alimentazioni (in giallo e rosso) non sono sbrogliate.


I due cerchi verdi sono vias: parte della pista è in top layer (verde), si passa poi in bottom layer (rosso scuro) attraverso il via per poi ritornare in top layer.

Le piste di collegamento del microcontrollore vanno portate verso l'esterno e poi sbrogliate (normalmente l'area in top layer dove andrà montato l'integrato è lasciata libera e utilizzata per l'espansione di massa). In caso di necessità, come ad esempio in mancanza di spazio per lavorare oppure se si devono cortocircuitare 2 pins piuttosto vicini, si può utilizzare anche l'area al di sotto dell'integrato.



Ecco come viene sbrogliato l'integrato: le piste vanno tutte verso l'esterno. Alcune fra esse si collegano a parti del pcb piuttosto vicine perciò non è necessario utilizzare vias, per le altre il foro è necessario per passare in bottom layer e consentirne lo sbroglio. L'unica pista che passa al di sotto dell'integrato è la pista di massa (si noti che collega i pins di massa in colore giallo). Come per l'integrato, anche nel caso del quarzo al di sotto di esso non possono passare altre piste al di fuori della massa (e sua espansione).

Piste di segnale di lunghezza elevata (maggiore di qualche cm, colleganti parti piuttosto distanti della scheda), alimentazioni e massa vanno sbrogliate seguendo la tecnica precedentemente descritta. Si veda la seguente immagine:




In top layer si sono tracciate piste orizzontali, poi attraverso un via si è passati in bottom layer, dove la pista è continuata in direzione verticale. Il tutto poi è stato raggruppato come un bus.

Espansione di massa.


Una volta sbrogliate tutte le piste si procede all'espansione di massa. Si disegna un piano sul layer (normalmente sia top che bottom layer) distante dal bordo della scheda almeno 0.5mm, a causa della lavorazione di tipo meccanico. Questa operazione è chiamata "flood" (=inondare, annegare) e consiste nell'espandere la massa in ogni punto della scheda fino alla distanza d'isolamento (precedentemente impostata) dalle altre piste.

Normalmente in questa fase i vias di massa vengono completamente annegati dall'espansione di massa. Inoltre, dal momento che tale operazione viene realizzata con una griglia di piste di rame, è necessario scegliere la larghezza di tali piste, normalmente 10mils.



Ecco un esempio di una parte del circuito (immagine a sinistra) in cui è stata fatta un'espansione di massa (immagine a destra). Tutte le zone nere (prive di piste) vengono sommerse dalla massa. La pad circolare del via (indicato dalla freccia) è stata completamente annegata dalla massa, rimane solo il foro (verde chiaro).

Una considerazione importante quando si utilizza l'espansione di massa è che si dovranno prevedere pads termiche. Infatti se le pads fossero annegate nell'espansione di massa si incontrerebbero parecchie complicazioni in fase di saldatura: è necessario molto più tempo per arrivare alla temperatura di saldatura del solder, a causa dell'alta dissipazione provocata dall'area di rame attorno alla pad. Perciò la pad sarà collegata all'espansione di massa da alcune sottili piste di rame (pad termica).



Ecco alcuni esempi di pads termiche.

A sinistra si possono vedere delle pads di un componente SMD. Non sono completamente annegate nell'espansione di massa.

A destra si possono vedere delle pads termiche applicate a dei fori.


Se le espansioni di massa non ricoprono tutte le parti della scheda (a causa di alcune piste che bloccano il fluire della massa) si procede alla modifica in modo da permettere il passaggio della massa in una distribuzione completa e uniforme.

Il passo successivo consiste nell'allineare e comprimere le piste proprio come un bus, per poter dare più spazio alle espansioni di massa.

Con le espansioni di massa in top e bottom layer si creano grandi superfici di rame su lati opposti. E' perciò opportuno posizionare dei vias tra queste superfici di massa per permettere la loro connessione. Le posizioni ottimali sono negli angoli e in presenza di grandi aree di massa su lati opposti.

Posizionamento dei fiducials.


Come ultimo passo si applicano sul pcb dei fiducials, una piccola superficie di rame di forma circolare. Posti di solito all'estremità della diagonale della scheda, servono come riferimento (coordinate x-y) durante la fase di montaggio componenti. Sono necessari almeno 2 fiducials su ogni lato del pcb dove sono presenti componenti SMD.




Ecco uno zoom di una piccola parte del pcb. Le piste sono state ben allineate proprio come un bus. I 3 vias che si vedono collegano le espansioni di massa dei 2 lati del pcb. Come precedentemente detto i vias sono posti agli angoli o dove vi sono grandi aree di espansioni di massa. "FID" è un fiducial. L'area di colore azzurro attorno al fiducial è una maschera che servirà per la lavorazione dello stampato; lì, infatti, non sarà applicata la tipica vernice isolante di colore verde che protegge le piste dall'ossidazione.

Ecco una visione globale del pcb una volta completato il lavoro.

Lato superiore: top



Lato inferiore: bottom



Si noti come in lato top, la maggior parte delle piste si sviluppi in senso orizzontale, mentre in lato bottom si sviluppano prevalentemente in verticale.

Serigrafia e schema di montaggio dei componenti.


Manca ancora, per completare il progetto, la disposizione delle serigrafie, ovvero le scritte che andranno a identificare i componenti sulla scheda.

Non solo le scritte sono rappresentate mediante serigrafia, ma anche la forma e la posizione del componente che deve essere montato sulla scheda e, nel caso in cui quest'ultimo sia polarizzato, dei simboli + - oppure A e K (anodo e catodo). Per gli integrati, la serigrafia è necessaria per riconoscere il corretto posizionamento; solitamente viene indicato con un punto o un angolo smussato il pin numero 1.

Normalmente la serigrafia ha uno spessore di 8 mils.

La disposizione delle scritte serigrafiche segue alcune regole pratiche:

- Il posizionamento delle scritte non deve avvenire nelle zone sottostanti il componente poiché verrebbe da esso coperta,
- La posizione della scritta dovrebbe essere per quanto possibile molto vicino al componente cui fa riferimento,
- Le scritte dovrebbero essere disposte in maniera piuttosto omogenea (ad esempio tutte in orizzontale o verticale) e se possibile posizionate dalla stessa parte per ogni componente.
- Nella pratica l'ultima regola è difficile da soddisfare, spesso a causa del poco spazio disponibile.
- Può succedere anche che non si possa in nessun modo trovare il posto per la scritta (cosa molto comune). In questo caso non la si mette.
- Normalmente, quindi, la cosa importante è che le scritte non creino problemi di identificazione di un componente.




L'immagine a fianco rappresenta un dettaglio della serigrafia di questo progetto.

Si noti come, per questioni di spazio, alcuni componenti non hanno la scritta identificativa.

Oltre alla serigrafia sulla scheda è necessario creare uno schema di montaggio, dove saranno presenti tutte le scritte, anche quelle che non vengono inserite nella serigrafia (qui le scritte possono essere posizionate anche all'interno dell'area del componente).

Lo schema di montaggio si rende necessario per il posizionamento manuale dei componenti sulla scheda. Risulta più semplice, infatti, leggere il posizionamento su uno schema creato appositamente invece di leggere la serigrafia della scheda (quest'ultima è spesso incompleta).



5. SBROGLIO DI UNA SCHEDA A 4 STRATI CON COMPONENTI SMD.

Disposizione.

Questo progetto, a differenza del precedente, presenta un'elevata densità di componenti (con densità si intende il rapporto tra l'area dei componenti e l'area totale della scheda). Presenta inoltre componenti su entrambe le facce della scheda. Il circuito stampato sarà del tipo a 4 strati con i layers interni dedicati ad alimentazione e massa (chiamati anche plane layer).

Le considerazioni viste per il progetto precedente sono tuttora valide e saranno riprese brevemente. Si inizia disegnando il perimetro della scheda e posizionando i fori ed eventuali componenti che, secondo le specifiche del cliente, devono trovarsi in posizioni particolari. In questo caso i connettori sono posizionati lungo il bordo della scheda, inoltre in lato bottom vi sono dei componenti che devono essere posti in una posizione predeterminata.


Il posizionamento degli altri componenti avviene a discrezione del progettista secondo i criteri descritti nell'esempio precedente: Si ricreano nello spazio di lavoro i gruppi circuitali che andranno posizionati all'interno della scheda. Particolare cura si deve prestare ai condensatori di filtro che devono essere posti vicino al pin del corrispettivo integrato.

Come si può notare nella figura sottostante la scheda presenta 2 alimentazioni di diversa tensione (in colore rosso e viola). In fase di disposizione dei componenti è buona norma quella di raggruppare il più possibile i componenti collegati alla stessa alimentazione, cercando di non avere

un componente collegato ad una alimentazione circondato da componenti di un'altra alimentazione. Il motivo verrà spiegato successivamente.

Durante la disposizione bisogna anche tener conto che la scheda presenta componenti su entrambe le facce. I componenti tradizionali, cioè quelli che vanno montati utilizzando dei fori passanti (in questo caso morsettiere, integrati tradizionali.....) limiteranno la disposizione dei componenti sulla faccia opposta rispetto a quella dove sono montati. La causa di ciò è il foro con la relativa pad circolare: esso non permette il posizionamento dei componenti inducendo il loro conseguente spostamento.

Anche il piazzamento dei vias è limitato, dal momento che in entrambe le facce vi sono dei componenti con le relative pads: non è possibile collocare un via in un punto se sull'altra faccia del pcb vi sono delle pads.



Ecco come appare la disposizione dei componenti sul lato top.

Si noti come ogni integrato ha accanto a sé un condensatore di filtro (CF).

Anche i quarzi sono posti vicino all'integrato cui sono collegati.

I fori visibili provengono da componenti posizionati sul lato bottom della scheda.


Tali componenti creano qualche difficoltà in fase di posizionamento.

Ecco come appare il lato bottom.

Si possono vedere i connettori a bordo scheda (sono proprio i fori visibili sul lato top).

I componenti in questo lato hanno forma non comune.

A titolo informativo si specifica che questi sono componenti per trasmissione/ricezione.



Sbroglio.

Prima di iniziare lo sbroglio si definisce lo spessore delle piste, che variano molto poco rispetto al progetto precedente. Si sceglieranno 12 mils per le piste di segnale, 30 mils per le piste di alimentazione e massa.

La dimensione di queste ultime è inferiore rispetto al progetto precedente perché si utilizzano 4 strati, due dei quali sono dedicati appunto solo alle alimentazioni e massa. Le poche piste che si andranno a creare saranno brevi e alimenteranno pochi componenti (la larghezza delle tracce può quindi essere ridotta).

Gli isolamenti sono di 12 mils tra piste di segnale e 3mm tra piste ad alta tensione.


Il tipo di via da utilizzare ha il foro di 20mils, con la pad circolare da 38 mils (questi vias sono più piccoli rispetto ai precedenti).

In tutto il progetto si utilizzerà sempre lo stesso tipo di vias.

Paradossalmente si potrebbe pensare che la difficoltà per sbrogliare questo progetto sia notevolmente aumentata, a causa dell'elevato numero di componenti e dell'utilizzo di 4 layers.


In realtà il lavoro è leggermente semplificato in quanto le piste di alimentazione e massa (che sono le più larghe e le più lunghe fra tutte le piste possibili) vengono sbrogliate senza problemi e soprattutto senza essere d'intralcio per tutte le altre piste, dal momento che andranno ad occupare i layers interni.

Si parte sbrogliando tutti i collegamenti di segnale (ad eccezione di alimentazioni e massa) utilizzando la tecnica vista precedentemente: nel top layer si creano piste seguendo una direzione, nel bottom layer si creano piste seguendo l'altra direzione. Se con la pista si deve passare da un lato all'altro si utilizza un via.



Ecco lo sbroglio della scheda, come si può notare le masse (in giallo) e le alimentazioni (in viola e rosso) non sono state sbrogliate.

Per l'integrato in alto a destra si noti come le piste sono state portate verso l'esterno e solamente una pista che cortocircuita due pins dell'integrato passa al di sotto di esso.




Ecco come appare il bottom layer in questa fase dello sbroglio.


Per le alimentazioni e le masse si utilizzano invece i layers interni.

Normalmente si utilizza il secondo layer (quello al di sotto della faccia superiore) per la massa, il terzo layer per le alimentazioni.

Per prima cosa si procede con il disegnare i layers interni: per la massa non c'è alcun problema, tutto il piano interno sarà dedicato ad essa. Il piano di alimentazione invece dovrà essere suddiviso in due parti, ciascuna dedicata ad una alimentazione. Se la precedente disposizione dei componenti è avvenuta in maniera ottimale la creazione dei 2 distinti piani di alimentazione separati risulterà semplificata. Ogni piano di alimentazione verrà a trovarsi al di sotto delle zone del circuito che avranno la stessa alimentazione.




Lato top



Layer interno di alimentazione

Con queste due immagini voglio far notare come la divisione del layer di alimentazione in due parti rispecchi il posizionamento dei componenti che sono connessi all'alimentazione. I fori che si vedono sui layer di alimentazione (sopra) e sul layer di massa (sotto) permettono il passaggio dei vias di tutte le piste tracciate precedentemente.



Questo è il layer interno di massa, come si può vedere è esteso sull'intera superficie del pcb. Ulteriori fori si aggiungeranno quando andremo a sbrogliare le alimentazioni e le masse.


Una volta creati i layers interni si procede nel seguente modo: appena usciti dalla pad del componente si utilizza un via che andrà a collegarsi al corrispettivo layer. Per componenti non di tipo SMD, o in generale componenti che sono saldati alla scheda attraverso foro passante, non occorre nemmeno applicare un via (il foro collega già il pin del componente al corretto layer interno).



Ecco alcuni esempi su come sbrogliare alimentazioni e masse: il catodo del led (in giallo) è collegato a massa tramite un via (cerchio giallo).


Non è necessario utilizzare un via per ogni pad: il via di alimentazione(in rosso) è collegato a 2 pads.

Nel caso a sinistra (in viola) si sono utilizzati 2 vias per collegare all'alimentazione 4 pads.



In questa immagine si nota che sotto al pin A non è collegata alcuna pista. Infatti è già collegato a massa attraverso il foro. Il pin B serve come collegamento di massa per i due componenti SMD sotto di esso. Si è risparmiato in via.

Può capitare che un componente collegato ad un'alimentazione sia circondato da componenti collegati ad un'altra alimentazione. Se per ragioni di spazio non è possibile in nessun modo spostarlo al di sopra del piano di alimentazione corretto si può procedere allo sbroglio utilizzando il top o il bottom layer.




Ecco un esempio su quanto appena detto: le due pads di alimentazione (pads rosse) non possono essere sbrogiate come nel caso delle 2 pads di massa (in giallo) perché sopra, in layer 3, vi è un'altra alimentazione.



E' necessario sbrogiare in bottom layer e portarsi al di sotto della corretta alimentazione in layer 3 (alimentazione rossa in layer 3).

I condensatori di filtro collegati al pin di un qualsiasi integrato fanno eccezione: un via alimenta il condensatore, successivamente il condensatore viene collegato al pin dell'integrato.

Si veda qualche esempio:




In tutti i casi si può notare come l'alimentazione sia collegata prima al condensatore di filtro e successivamente dal condensatore di filtro si collega al pin.

Un fatto importante, che merita attenzione, è la pad termica.

Può capitare, infatti, che questa risulti collegata ai piani di alimentazione solo tramite una traccia diagonale sottile, a causa del posizionamento del componente a bordo scheda o molto vicino ad altri componenti (nell'immagine sottostante tali pads sono indicate con una freccia).

E' necessario quindi rafforzare il collegamento ai piani di alimentazione o massa tracciando delle piste che escono dalla pad in direzione orizzontale o verticale, come rappresentato nella parte destra dell'immagine sottostante.




Espansione di massa e posizionamento dei fiducials.

Se richiesto si creano le espansioni di massa in top layer e bottom layer e si posizionano dei vias di cortocircuito tra le espansioni di massa in top e bottom layer.


Alla fine si posizionano i fiducials: 2 in top layer, 2 in bottom layer.

Il risultato è il seguente:


Top Layer




Layer 2 (massa)



Layer 3 (alimentazioni)




Bottom layer




Serigrafia e schema di montaggio dei componenti.

Le considerazioni effettuate per il primo progetto valgono anche in questo caso.

Il risultato finale è sotto riportato tramite lo schema di montaggio per il lato top e la serigrafia per i pochi componenti che si trovano sul lato bottom.



Schema di montaggio dei componenti.



Serigrafia del lato bottom.

Le scritte sono al contrario perché si tratta del lato inferiore della scheda.

I numeri che si vedono in basso servono per numerare i pins dell'integrato che si trova in quella posizione.


6. SBROGLIO DI UNA SCHEDA CON CIRCUITO INTEGRATO CON PACKAGE BGA.

Considerazioni preliminari.

Quando si ha a che fare con un circuito stampato contenente una BGA bisogna tenere in considerazione i seguenti fattori:

- Le dimensioni della BGA, il numero e la disposizione delle balls,
- Il passo tra le balls e il diametro delle stesse,
- I collegamenti elettrici.

Le dimensioni della BGA, il numero e la disposizione delle balls influiscono sul numero di layers della scheda.



Un esempio potrebbe essere il componente a fianco dove mancano alcune balls. Tale conformazione facilita lo sbroglio e diminuisce il numero di layers necessari.

In ogni caso un valido aiuto si trova nei datasheets, dove normalmente è specificato il numero di layers necessari e, qualche volta, vi si trovano suggerimenti di sbroglio.

Il passo e il diametro delle balls influiscono sul tipo di vias e sulla larghezza delle piste.

Normalmente con passo tra le balls inferiore a 0.5mm, si utilizza la tecnica del “via in pad”, ovvero si utilizza un via posto sulla pad. Se la distanza tra le balls è maggiore di 0.5mm si utilizzano dei vias di dimensione adeguata (ad esempio un via del diametro di 0.25mm se il passo tra le balls è 0.8mm).

I collegamenti elettrici influiscono pesantemente sulla complessità o facilità di sbroglio.

Nel caso della BGA dell’immagine precedente si vede che le alimentazioni e le masse sono solamente sulle balls centrali; in tal modo i segnali che devono raggiungere anche parti lontane del circuito stampato sono all’esterno della BGA, con conseguente semplicità di sbroglio e riduzione del numero di layers (in questo caso sono 4).

Altre volte le configurazioni sono molto diverse, come nel caso di questo progetto in cui vi sono diverse alimentazioni, ognuna occupante un particolare settore della BGA. Altre ancora hanno una disposizione molto più casuale con alimentazioni non raggruppate. Queste ultime necessitano di più layers rispetto a quelle in cui i segnali elettrici sono più “ordinati”.


Per questioni di tempo è stata presa solo una parte del progetto originale. La parte qui non riportata è del tutto simile ai progetti visti finora e si mantengono valide le considerazioni viste nei progetti precedenti.

Il progetto contiene un microprocessore in un case di tipo BGA con le seguenti caratteristiche fisiche: 27x27mm, 516 balls con passo di 1mm. Tale microprocessore andrà ad interfacciarsi con due memorie RAM con case di tipo BGA di grandezza 11x13mm, 84 balls con passo 0.8mm.


Per i due diversi tipi di BGA si utilizzeranno:

- via del diametro del foro di 0.3mm per il microprocessore (pad circolare di spessore 4 mils),
- via del diametro del foro di 0.25mm per le 2 RAM (pad circolare di spessore 6 mils).

Per definire il numero di layers si prende in considerazione la BGA più complessa, in questo caso il microprocessore.



L'immagine rappresenta la disposizione delle balls del microprocessore (a sinistra) e di una RAM (a destra).



L'immagine a sinistra illustra la configurazione dei collegamenti elettrici del microprocessore.

Ad un primo esame si nota come le balls al centro siano solamente di alimentazione e massa. Questi collegamenti sono molto semplici da trattare, ed essendo così ben disposti non influiscono sul numero di layers.

Si nota inoltre come la corona di balls esterna sia invece molto eterogenea nei collegamenti elettrici. Si sceglierà quindi un numero di layers pari alla profondità in balls di tale corona, in questo caso 6.


Due layers interni saranno dedicati rispettivamente per l'alimentazione e per la massa, gli altri layers (2 layers interni, top e bottom) saranno dedicati allo sbroglio di tutte le altre piste.

Le dimensioni della pista sono imposte dalla BGA e per questo progetto viene scelta la dimensione di 0.1mm (tale larghezza delle piste è utilizzata sia per il microprocessore che per le RAM).

Le regole da seguire per la corretta disposizione dei componenti sono le seguenti:



- i componenti attorno alla BGA (resistenze, array di resistenze, quarzi, condensatori...) devono essere posti ad una distanza minima di alcuni millimetri (circa 3 mm) dalla BGA stessa. Questo deve essere fatto dal momento che la saldatura di una BGA può avvenire per riscaldamento con una lampada a infrarossi e si preferisce evitare di indurre altri stress i componenti circuitali,
- i condensatori di filtro non possono essere montati sullo stesso lato della BGA (perché non possono essere posti vicino alle balls), per cui vanno montati sul lato opposto in corrispondenza delle balls di alimentazione.

Ecco come appare il lato top una volta disposti i componenti:



Si noti come le dimensioni reali dell'immagine sopra siano di 65x45mm circa. Attorno al microprocessore vi è uno spazio vuoto di circa 3mm per la lavorazione della scheda.

Ecco invece i componenti disposti in lato bottom:



Nelle immagini a sinistra, ottenute sovrapponendo il top e il bottom layer, si può vedere in dettaglio il posizionamento dei condensatori di filtro. Ognuno di essi è posto sulla faccia opposta rispetto alla BGA in corrispondenza della ball di alimentazione.

I condensatori di filtro sono posizionati maggiormente nella zona sotto la BGA priva di balls; al di sotto delle balls invece si cerca di mantenere una certa area libera per poter posizionare i vias (più avanti il concetto sarà chiarito meglio).

Sbroglio.

Prima di iniziare lo sbroglio si definisce lo spessore delle piste.

Si scelgono 4 mils per tutte le piste di segnale, anche per quelle di alimentazione e massa delle RAM.

Tutti i segnali del microprocessore hanno larghezza 6 mils (tranne quelli che si collegano alla RAM, che hanno larghezza 4 mils). Rispetto ai progetti precedenti le larghezze delle piste sono notevolmente diminuite, a causa dell'elevata vicinanza delle balls.

Di conseguenza anche i collegamenti di alimentazione e massa devono essere ridotti. Il valore scelto è di 0.3mm cioè circa 12mils. Se vi sono piste di alimentazione che non hanno un piano interno dedicato, queste devono essere di larghezza sufficiente (20-30mils a seconda della portata di corrente).

Gli isolamenti sono di 6 mils tra piste di segnale e 3mm tra piste ad alta tensione.

Nel caso in cui ci sono diversi tipi di vias (come in questo progetto) si utilizzano normalmente i più grandi possibili in tutta la scheda. Quando questo non è realizzabile per motivi di spazio, si utilizzano vias più piccoli.

Perciò in questo progetto si utilizzano vias da 0.25mm per le RAM e vias da 0.3mm per il microprocessore e tutte le altre zone della scheda (in generale si cerca di usare quando possibile il via più grande a disposizione).


Faccio notare come siano presenti per molte delle linee del microprocessore delle resistenze di pull-up.

Queste ultime sono contenute in un package che ne contiene 4 alla volta. Per facilitare lo sbroglio è possibile scambiare queste resistenze (hanno comunque lo stesso valore e sono collegate ad un lato ad una alimentazione).

Le seguenti sono le regole da seguire in fase di sbroglio:


- masse e alimentazioni vanno collegate ai layers (normalmente 2) di alimentazione e massa; nel caso di più alimentazioni, in cui le balls non siano ben raggruppate, si deve procedere con lo sbroglio oppure con l'inserimento di layers di alimentazione aggiuntivi,
- per le piste di segnale si procede così:
 - o le prime due file di balls vengono sbrogliate in top,
 - o le altre file di balls vengono sbrogliate con l'utilizzo dei layers di segnale interni o del lato bottom per poter uscire dalla BGA e, in seguito, cambiare layer.

Si parte tracciando le piste in top delle due file di balls più esterne della BGA. Nel caso in cui in queste due file vi sia qualche balls inutilizzata può essere possibile sbrogliare parte della 3° fila di balla utilizzando il top layer.



Ecco il risultato: per alcune piste tracciate lo sbroglio avviene solo in top layer, le altre necessitano di un via. Sottolineo che le piste tracciate in questo momento non sono ancora completate, nel senso che, durante le successive fasi, bisognerà rimettervi mano e modificarle (spostandole o ritracciandole).

Per sbrogliare le file di balls più interne si devono utilizzare i layers interni e il lato bottom. Sarà necessario posizionare un via all'interno dello spazio quadrato formato da 4 balls posizionate nei vertici.




Nell'immagine a sinistra si può notare dove sono posizionati i vias rispetto alle balls della BGA.


Le piste A e B vengono tracciate in layer 4 (color sabbia).

La pista A passa fra due file di balls: questa soluzione non è sempre possibile perché, normalmente, ci sono dei vias che non permettono il tracciamento di tale pista.

La pista B invece è tracciata al di sotto di una fila di balls. Questa soluzione è più comune e si rivelerà essere, nella maggior parte dei casi, l'unica possibile.




Nell'immagine seguente voglio sottolineare i concetti precedentemente detti.



*In questo dettaglio lo sbroglio avviene in layer 3 (piste di colore blu).
Si noti come le tracce passino solamente sulla griglia formata dalle balls.
Non possono passare fra le balls poiché ci sono dei vias (di massa, alimentazione o altri segnali) qui indicati con una X per semplificare la lettura dell'immagine.*

Un discorso leggermente diverso si applica quando si vuole sbrogliare utilizzando il lato bottom: qui infatti sono presenti i condensatori di filtro che, con le loro pads, limitano il passaggio delle piste.




*Nell'immagine accanto con una V sono indicati i vias, con una X altri vias che non sono visibili.
Lo sbroglio segue le regole precedenti, tenendo conto che, a causa del posizionamento dei condensatori di filtro, (CF) le piste in bottom (colore rosso scuro) devono "aggirare" tali componenti.*

Il collegamento tra il microprocessore e le RAM avviene in maniera particolare.

Le RAM sono poste infatti in parallelo: in una di queste vengono memorizzati i 16 bit (D0-D15) meno significativi, nell'altra i rimanenti 16 bit (D16-D31). Il bus completo dei dati (D0-D31) si otterrà dalla giustapposizione dei precedenti due.

L'immagine sottostante rappresenta la situazione appena descritta.


Lo schema elettrico è piuttosto semplificato rispetto alla realtà perchè non sono considerati altri elementi circuitali (resistenze).



Il bus indirizzi e tutte le linee di controllo sono segnali che devono essere collegati ad entrambe le RAM, sono quindi in parallelo.

Lo sbroglio del bus indirizzi e di tutti i segnali che collegano il microprocessore con entrambe le RAM avviene quindi con una tecnica particolare, tale da permettere che le RAM ricevano gli input nello stesso momento.

Per permettere ciò il collegamento sopra citato deve avere la forma di T: dal microprocessore si traccia una pista che si biforcherà per andarsi a collegare a ciascuna RAM (assumendo appunto la forma di T). Per quanto possibile i due rami della T dovrebbero essere della stessa lunghezza (questo sarà chiarito successivamente).




Ecco come dovrebbe apparire il collegamento tra il microprocessore e le RAM.

Successivamente si procederà a rendere di lunghezza uguale i due rami della T (equalizzazione dei segnali).

Non sarebbe stato corretto, ad esempio, collegare il microprocessore alla prima RAM e poi quest'ultima alla seconda RAM (il segnale arriva in ritardo sulla seconda RAM).

Per creare il piano interno di massa si procede come già visto, ricordandosi di annegare i vias interessati. Il piano di alimentazione invece dovrà tener conto delle varie tensioni di alimentazione presenti sulla scheda (in questo caso 3,3V; 1,4V; 1,8V). Tale piano dovrà essere diviso in varie parti che rispecchiano la disposizione delle alimentazioni sulla BGA. Come già detto, l'ordine con cui sono disposte le balls di alimentazione sulla BGA permette di suddividere in maniera agevole il suddetto piano (immagine pagina seguente).




Nell'immagine superiore si vede come siano disposte le alimentazioni: la prima di colore viola (1.8V) interessa la RAM e la parte superiore del microprocessore.

L'alimentazione in colore arancione (1.4V) interessa la parte centrale e una parte in basso a destra del microprocessore.

Infine l'alimentazione in rosso (3.3V) interessa la parte sottostante della scheda.


I piani perciò sono stati divisi secondo i criteri appena enunciati.

Il risultato si può osservare nell'immagine inferiore. Tutti i cerchietti neri che si possono vedere in questa immagine sono vias utilizzati per sbrogliare le piste di segnale, oppure vias di massa (non dovrebbero essere presenti, infatti l'immagine è stata presa a lavoro ultimato).




Le balls di alimentazione e massa andranno collegate, tramite un via, al rispettivo piano di alimentazione/massa.

I condensatori di filtro vanno collegati al rispettivo via di alimentazione (si ricorda che sono stati posizionati sul lato opposto della BGA in corrispondenza della propria ball di alimentazione). Le masse di tali condensatori sono collegate al via di massa più vicino o eventualmente ne può venir creato uno apposito.



Ecco come vanno trattati i condensatori di filtro (CF): la ball di alimentazione è collegata al rispettivo piano di alimentazione tramite un via (immagine TOP). Il condensatore si collega al piano di alimentazione tramite lo stesso via (immagine BOTTOM).


L'immagine TOP E BOTTOM rappresenta le due precedenti immagini sovrapposte: si può notare che il via è lo stesso.



L'immagine a fianco rappresenta una possibile strategia nella disposizione dei vias nella parte centrale della BGA (in questo caso vias di alimentazione e massa).


Le frecce indicano righe verticali di vias, che sono posizionati all'esterno della ball rispetto al centro dell'integrato (la croce bianca).

Una considerazione importante quando si ha a che fare con i layer di alimentazione è che i piani creati devono essere sufficientemente larghi da non creare strozzature, si deve assicurare perciò una larghezza minima (che può essere indicativamente di 50 mils)




Dettaglio dell'immagine precedente: la larghezza minima del piano di alimentazione di colore arancio è 125mils. In realtà la larghezza utile è minore per la presenza dei vias e viene ridotta, in questo caso, a circa 90 mils.

Può capitare che qualche vias di alimentazione sia molto vicino, ma non a sufficienza, al rispettivo piano di alimentazione (si veda l'immagine seguente):




Per quanto detto finora ci sono due possibili metodi per risolvere questo problema:

- spostare il piano in modo che inglobi anche il via in questione,
- sbrogliare utilizzando qualche altro layer interno o esterno.



In realtà la soluzione più semplice è collegare il vias al piano corrispondente con una pista.

Nel caso in cui una o più balls di alimentazione di un tipo sia all'interno dell'area prescelta, per un'altra alimentazione risulterà impossibile collegare nel modo consueto. Si deve quindi sbrogliare utilizzando i layers di segnale.



La ball "isolata" nella figura accanto non può essere collegata al piano sottostante poiché si tratta di alimentazioni diverse (si osservi la disposizione dei vari piani nella parte destra dell'immagine). Il collegamento avviene perciò con una pista in layer 4, che andrà a collegarsi tramite un via al piano di alimentazione corretto.

L'isolamento minimo tra le varie aree di alimentazione si pone di circa 0.25-0.3mm; anche se è possibile diminuire tale distanza a quella minima fra 2 piste (6 mils cioè 0.15mm) si preferisce tenerla più elevata per ragione di sicurezza.

I collegamenti tra microprocessore e RAM, quali ad esempio il bus indirizzi, il bus dati e tutti i segnali di controllo devono essere equalizzati.

Ogni pista ha una capacità parassita che introduce ritardi nella propagazione degli impulsi che comandano RAM e microprocessore.

Per frequenze di lavoro piuttosto basse (nell'ordine di KHz fino a qualche MHz) i ritardi sono trascurabili, in quanto si possono quantificare nell'ordine di decimi di nanosecondo, che non necessitano di equalizzazioni.

Se la frequenza come in questo caso raggiunge le centinaia di MHz i ritardi non sono più trascurabili: le piste producono un ritardo, ciascuno in funzione della lunghezza della pista stessa, portando a possibili malfunzionamenti.



Per ovviare a questo inconveniente si rendono necessarie le equalizzazioni.

Lo scopo di quest'ultime è di rendere costante (in quanto non è possibile eliminarlo) il ritardo introdotto dalle piste.

Equalizzare significa rendere le piste (tutti i segnali di controllo, data e address bus tra RAM e microprocessore) di uguale lunghezza così da rendere pressoché costante il ritardo introdotto.

La tecnica consiste nell'individuare la pista più lunga fra il gruppo di quelle da equalizzare (se possibile la si rende più corta, altrimenti si dovrebbero allungare tutte le altre piste per niente). Le altre piste dovranno essere allungate con delle S o serpentine facendo compiere loro dei percorsi più lunghi del normale, in modo da portarle alla lunghezza corretta, pari a quella della pista selezionata (immagine nella pagina successiva a sinistra).

I segnali sbrogliati a T (quelle visti prima) devono essere equalizzati in modo da avere i due rami della T della stessa lunghezza. L'immagine nella pagina successiva a destra mostra come i due rami (indicati dalle frecce) siano della stessa lunghezza. Sono stati tracciati con dei percorsi molto ampi in modo da allungare i rami della T e in modo da avere sufficiente spazio per poter tracciare anche tutte le altre piste con le relative equalizzazioni.



Gli isolamenti tra piste dello stesso bus sono il doppio del normale (in questo caso 12mils) e tra bus differenti (dati e indirizzi) sono il triplo del normale (18mils).


Se piste dello stesso bus sono parallele per lunghi tratti possono sorgere fenomeni di cross-talking, ovvero il passaggio di parte dell'informazione da una pista all'altra.

Per evitare questo fenomeno le piste non più tracciate parallele ma bensì fanno delle piccole deviazioni (vedi immagine sotto).




Queste deviazioni riducono l'accoppiamento tra piste adiacenti.

Inoltre è preferibile che le piste tra layer adiacenti scorrano in sensi differenti per evitare fenomeni di accoppiamento (nel caso in cui sono parallele su piani differenti).



Le tracce in layer 3 scorrono seguendo il senso orizzontale, mentre le tracce in layer 4 scorrono principalmente in senso verticale.

I segnali differenziali di porte USB ed ethernet vanno trattati in modo particolare. Sono segnali che hanno impedenza controllata e caratteristica. Per la porta USB tale valore è 90Ω , per la ethernet 100Ω .
 Le piste differenziali vanno tracciate in modo che siano parallele fra loro ad una distanza sempre costante, inoltre sono da evitare (come per le altre piste) gli angoli retti. La lunghezza complessiva delle due piste differenziali deve essere la stessa.
 Per ottenere l'impedenza adeguata si deve agire sulla larghezza e sulla distanza tra le piste differenziali.



Il disegno rappresenta le grandezze da utilizzare per ricavare l'impedenza differenziale.

Per ottenere il valore di Z_{diff} è necessario calcolare per prima Z_0 cioè impedenza caratteristica di una pista:

$$Z_0 = \frac{87}{\sqrt{\epsilon_r + 1.41}} \ln \left(\frac{5.98 \cdot H}{0.8 \cdot W + T} \right)$$

Nella formula le variabili hanno il seguente significato:

H: distanza dalla pista dal plane layer

ϵ_r : costante dielettrica relativa del materiale di cui è fatto lo stampato (questo valore dipende dalla frequenza)

W: larghezza della pista

T: spessore della pista

L'impedenza differenziale è data dalla formula:

$$Z_{diff} = 2 \cdot Z_o \cdot \left(1 - 0.48 \cdot e^{-0.96 \cdot \frac{S}{H}} \right)$$


dove le variabili hanno il seguente significato:

Z_o : impedenza caratteristica di una singola pista

H: distanza della pista dal plane layer

S: distanza tra le piste


L'immagine a destra mostra come sono state tracciate le piste differenziali.




Serigrafia e schema di montaggio.

La serigrafia di questa parte del progetto originale comprende soltanto il disegno del contorno dei componenti, dal momento che le scritte identificative non trovano spazio sufficiente.

Lo schema di montaggio risulta quindi molto importante e porterà il nome di ciascun componente.




← *Serigrafia*




Montaggio →

Ecco una visione complessiva del pcb una volta completato il lavoro.


Top layer



Layer 3



Layer 4



Bottom layer



7. FILE DI USCITA.

Terminata la realizzazione della scheda in ogni particolare si vanno creare dei files, che sono il vero e proprio prodotto della progettazione eseguita finora. Questi ultimi contengono tutte le informazioni di cui necessita l'azienda produttrice di stampati.

Tali files sono chiamati files Gerber e contengono una descrizione, in un apposito formato, dell'immagine, in due dimensioni, rappresentante un layer.

Ogni programma di progettazione per stampati può generare i files in questo formato perché tutte le macchine fotoplotter ne riconoscono il formato.

Il file è di tipo testo, consiste in un insieme di righe che rappresentano coordinate X-Y con l'aggiunta di alcuni comandi che definiscono l'inizio, la fine e la forma delle figure. In aggiunta contengono anche la forma e la grandezza delle linee e dei fori.

Uno di questi files è necessario per ogni layer, e in aggiunta se ne utilizzano altri per foratura, la pasta saldante (top e bottom), la serigrafia (top e bottom) e il solder resist (le zone della scheda non ricoperte dalla resina protettiva verde).

Non vi è modo di inserire in un file Gerber informazioni circa il layer che rappresenta, perciò tale informazione viene inserita direttamente nel nome del file o, molto più comunemente, nella sua estensione.


Ecco le estensioni dei files citati prima:

- GBL - Gerber Bottom Layer,
- GTL - Gerber Top Layer,
- GBS - Gerber Bottom Solder Resist (zone dello stampato non ricoperte dalla resina verde),


- GTS - Gerber Top Solder Resist,
- GBO - Gerber Bottom Overlay (serigrafia),
- GTO - Gerber Top Overlay,
- GBP - Gerber Bottom Paste (pasta saldante),
- GTP - Gerber Top Paste,
- GPT - Gerber Top Pad Master (pad dei componenti SMD),
- GPB - Gerber Bottom Pad Master.

Ecco come appaiono due di questi file Gerber (alcuni come serigrafie, e layer sono già stati fatti vedere).

Solder resist lato componenti



Pasta saldante lato componenti



BIBLIOGRAFIA

Clyde F. Coombs, Jr., (2008), *Printed Circuits Handbook*, McGraw-Hill

James A. Mears (1996), Transmission Line RAPIDESIGNER Operation and Applications Guide, *National Semiconductor Application Note 905*

Douglas Brooks, “PCB Impedance Control: Formulas and Resources”, *Printed Circuit Design Magazine*, March, 1998