

UNIVERSITÀ DEGLI STUDI DI PADOVA Dipartimento di Ingegneria dell'Informazione

Corso di laurea magistrale in Ingegneria Elettronica Tesi di laurea magistrale

Progettazione di un amplificatore di potenza in classe J in tecnologia CMOS

Laureando
Thomas Stefanello

ANNO ACCADEMICO 2016/2017

Sommario

In letteratura sono proposte diverse classi di funzionamento per un amplificatore, caratterizzate da particolari configurazioni circuitali che danno luogo alcune ad elevata efficienza ed altre ad una buona linearità. Applicazioni innovative come lo standard 5G per la rete mobile, richiedono specifiche in tal senso non indifferenti, e una classe di amplificatori che può soddisfarle è la classe J. In particolare, lo standard di quinta generazione per le comunicazioni mobili necessita di amplificatori di potenza usati per pilotare schiere di antenne a larga banda, che permettano di avere una buona linearità, e che siano efficienti senza sacrificare la potenza di uscita. Questo deve essere realizzato per una frequenza di centro banda compresa tra 10GHz e 73GHz.

In questa tesi verrà presentato un amplificatore di potenza in classe J basato su una tecnologia CMOS da 130nm, allo scopo di verificare l'effettiva possibilità di realizzare questo tipo di PA con dispositivi CMOS. Inoltre saranno stimate le prestazioni che si riescono ad ottenere per permettere un confronto con altre soluzioni che usano tecnologie più performanti ma dal costo maggiore. Le specifiche che si cercheranno di rispettare riguardano la potenza di uscita fissata a 20dBm, e la frequenza di funzionamento pari a 10GHz. Verrà infine testata l'efficacia di un metodo per la riduzione della conversione AM-to-PM.

Indice

In	trod	uzione	vii					
	Stat	o dell'arte	xii					
	Con	tributo e struttura della tesi	XV					
1	Ric	hiami teorici	1					
	1.1	Serie di Fourier	1					
	1.2	Figure di merito	2					
	1.3	Parametri di scattering	4					
	1.4	AM-PM conversion	6					
	1.5	Classi di funzionamento per PA	7					
		1.5.1 Classe A	8					
		1.5.2 Classe B	9					
		1.5.3 Classe AB	10					
		1.5.4 Classe C	10					
		1.5.5 Classe D	12					
		1.5.6 Classe E	12					
		1.5.7 Classe F	13					
		1.5.8 Classe J	14					
	1.6	Trasformatori						
2	Pro	gettazione circuitale	21					
	2.1	Rete di carico	21					
	2.2	Dimensionamento dei transistor	26					
	2.3	Circuito di polarizzazione	27					
	2.4	Miglioramento AM-to-PM conversion	30					
	2.5	Rete di adattamento in ingresso	32					
3	Ris	ultati di simulazione	35					
	3.1	Circuito con trasformatore teorico	37					
	3.2	Trasformatore di uscita	44					
	3.3	Circuito con trasformatore reale						
4	Cor	Conclusione 53						
	4.1	Sviluppi futuri	54					

Introduzione

Con il termine banda radio si indica l'insieme di tutte le possibili frequenze delle radiazioni elettromagnetiche adibite per le comunicazioni radio, ovvero senza fili. Essendo un mezzo trasmissivo condiviso e non dedicato, l'utilizzo di questo spettro è ben regolamentato, allo scopo di non creare conflitti ed interferenze tra i diversi segnali. Come mostrato in figura 1, ogni applicazione fa riferimento ad uno specifico range di radio frequenze (RF).




Figura 1: Ripartizione della banda radio (da 3KHz a 300GHz) riferita ai diversi campi di utilizzo con in dettaglio la suddivisione della banda da 3GHz a 300GHz.

Per quanto riguarda le comunicazioni mobili, tutti gli attuali sistemi usano la banda denominata $Ultra\ High\ Frequency\ (UHF)$ che parte da 300MHz e termina a 3GHz. Il rapido aumento del numero di smartphone e di altri dispositivi mobili connessi, unito allo svilupparsi dell' $Internet\ of\ Things\ (IoT)$ per mezzo del quale anche gli oggetti più comuni saranno collegati alla rete, stanno portando il traffico mobile ad una crescita senza precedenti. Così come questa crescita avanza, si ha che lo spettro UHF risulta sempre più popolato. Per questo motivo, negli ultimi anni, lo studio di dispositivi e sistemi operanti a frequenze superiori ai 3GHz si è

intensificato. Il range 3-30GHz è generalmente indicato come banda SHF (Super High Frequency), mentre il range 30-300GHz è conosciuto come EHF (Extremely High Frequency) o banda millimetrica con riferimento alla lunghezza d'onda. Viste le caratteristiche di propagazione simili che accomunano questi due range di frequenze, spesso con il termine "onde millimetriche", abbreviato in mm-wave, ci si riferisce all'intero intervallo 3-300GHz. Fortunatamente la banda millimetrica risulta ancora scarsamente sfruttata ed alcuni sistemi di comunicazione punto-punto già sviluppati, che lavorano a 60GHz, hanno dimostrato la possibilità di raggiungere elevate velocità di trasferimento dei dati su distanze di qualche chilometro. Tuttavia questi sistemi sono costituiti da dispositivi, come amplificatori, mixers ed antenne, caratterizzati da dimensioni e consumi proibitivi per l'impiego nelle comunicazioni mobili. Si presenta quindi la sfida ingegneristica di creare componenti elettronici con bassi consumi, alta efficienza e di dimensioni contenute in modo da poter essere impiegati nei futuri sistemi di comunicazione.

Dell'intero spettro delle onde millimetriche, più di 250GHz possono teoricamente essere impiegati nelle communicazioni, come mostrato in figura 2. Alcuni intervalli di frequenze non sono presi in considerazione a causa di particolari fenomeni come l'assorbimento di energia elettromagnetica da parte delle molecole di ossigeno tra i 57GHz e i 64GHz che porta ad un'attenuazione di circa 15dB/km. Anche l'acqua presente in atmosfera può causare un'attenuazione di decine di dB per chilometro nel range 164 - 200GHz. Se si considera anche la volontà di lasciare libero circa un 40% dello spettro rimanente per sviluppi futuri, resta comunque una banda di 100GHz disponibile per le nuove comunicazioni mobili, più di 200 volte lo spettro correntemente allocato per questo scopo [1].




Figura 2: Spettro delle onde millimetriche.

Un errore diffuso riguardante le reti wireless è quello di considerare l'attenuazione di spazio libero dipendente solo dalla frequenza, così facendo si ha che trasmissioni nell'ordine dei GHz sono meno performanti di quelle a frequenze più basse. Questo risulta vero sotto l'assunzione restrittiva di utilizzare un'unica antenna con apertura effettiva che aumenta con la lunghezza d'onda e cala con la frequenza. Infatti, in tali condizioni, un'antenna con maggiore apertura ha un guadagno più alto rispetto ad una di dimensioni effettive più contenute. Tuttavia, lavorando con le onde

millimetriche, più antenne possono essere disposte nella stessa area occupata da un ricevitore o trasmettitore che opera a lunghezze d'onda maggiori cancellando gli apparenti svantaggi dovuti all'attenuazione di spazio libero. Inoltre, l'alto numero di antenne permette di utilizzare la tecnica del beamforming che porta ad un ulteriore incremento di guadagno.

Mentre segnali a basse frequenze possono raggiungere facilmente l'interno degli edifici, le *mm-wave* faticano ad attraversare materiali solidi. In tabella 3 sono riportati valori tipici di attenuazione per i materiali edili più comuni. Per evitare che il segnale resti confinato nelle strade e all'esterno delle abitazioni, un possibile standard di comunicazione che utilizza la banda millimetrica deve perciò prevedere l'impiego di femtocelle o altre soluzioni simili.

Materiale	Spaceage [em]	Attenuazione [dB]				
iviateriale	Spessore [cm]	< 3 GHz	40 GHz	60 GHz		
Cartongesso	2.5	5.4	-	6.0		
Vetro trasparente	0.3/0.4	6.4	2.5	3.6		
Vetro con maglia	0.3	7.7	-	10.2		
Compensato	1.6	-	0.6	-		
Legno	0.7	5.4	3.5	-		
Malta	10	-	160	-		
Mattone	10	-	178	-		
Calcestruzzo	10	17.7	175	-		

Figura 3: Attenuazione tipica introdotta dai più comuni materiali edili.

Per quanto detto finora, una rete MMB (*Millimeter-wave Mobile Broadband*) necessita di una densità elevata di stazioni base per coprire in maniera adeguata un'area geografica. Una disposizione possibile è quella di figura 4 dove un alto numero di nodi, ai quali un dispositivo mobile può collegarsi, sono posizionati in modo da formare una griglia, ad una distanza reciproca di 500m. Così facendo si risolve anche il problema della scarsa qualità di segnale ai bordi delle celle che caratterizza l'attuale sistema di comunicazione.

Come anticipato in precedenza, l'utilizzo di schiere di antenne rende possibile l'applicazione della tecnica del beamforming. Essa, attraverso un controllo sulla fase e l'ampiezza dell'onda, permette la trasmissione e la ricezione di segnali direttivi. Per far questo sfrutta le interferenze costruttive e distruttive combinandole in modo da ottenere il diagramma di radiazione voluto. Inoltre, sfruttando i fasci generati da diverse antenne, è possibile attuare lo spatial multiplexing (figura 5) e quindi focalizzare raggi trasmittenti differenti su utenti differenti realizzando lo spatial-division multiple access (SDMA). Come si può intuire, per rendere possibile la direzionalità selettiva della trasmissione, ogni antenna che partecipa al processo necessita di




Figura 4: Possibile disposizione di una rete MMB.

essere pilotata da un amplificatore dedicato. Di conseguenza il numero di PA utilizzati in un normale processo di comunicazione raggiunge valori elevati. Per questo motivo si rendono necessari dispositivi di amplificazione sempre più performanti, caratterizzati da bassi costi di produzione e da elevata efficienza così da ridurre al minimo i consumi. La progettazione e l'analisi di un amplificatore di potenza con le caratteristiche appena citate, che abbia una frequenza operativa nella banda delle onde millimetriche, è l'obiettivo di questa tesi.




Figura 5: Spatial multiplexing realizzato combinando 18 fasci provenienti da tre schiere di antenne.

Allo scopo di regolamentare e fornire dei parametri utili per la ricerca e lo sviluppo dei futuri dispositivi in grado di supportare la prossima generazione di comunicazioni mobili, nello scorso Febbraio sono state emanate le linee guida dello standard che prende il nome di 5G. Questo si prefigge l'obiettivo di diventare il successore dell'attuale sistema 4G e prevede le seguenti caratteristiche [2]:

- velocità di picco di almeno 20 gigabit al secondo in download e almeno 10Gb/s in upload;
- velocità minima per ogni utente di 100Mb/s in download e 50Mb/s in upload;
- possibilità di supportare fino a un milione di dispositivi connessi per chilometro quadrato;
- latenza massima accettata di 4 millisecondi;
- consumo energetico ridotto e modalità di risparmio energetico attivabile per le celle non utilizzate;
- possibilità di supportare tutti i diversi tipi di dispositivi purché si muovano ad una velocità inferiore ai 500km/h.




Figura 6: Schema riassuntivo delle caratteristiche del 5G associate alle diverse applicazioni.

Stato dell'arte

In una rete MMB e più in generale nell'ambito delle onde millimetriche, un ruolo fondamentale è svolto dagli amplificatori di potenza che hanno il compito di pilotare le antenne. Devono infatti soddisfare determinate specifiche sia per quanto riguarda la linearità che per quanto concerne l'efficienza, senza perdere di vista il fattore economico. Si ricorda infatti che l'utilizzo di schiere di antenne comporta inevitabilmente l'impiego un gran numero di PA.

Sistemi di comunicazione basati sulle mm-wave già esistono per trasferire dati a distanze brevi, nell'ordine di qualche chilometro, ad una frequenza di funzionamento di 60GHz (ci si riferisce agli standard ECMA-387, IEEE 802.15.3c e IEEE 802.11ad). Questa situazione ha portato allo sviluppo di diverse soluzioni per PA in tecnologia CMOS, quindi dai costi contenuti e dimensioni scalate.

	Tecnologia	Struttura	$ m V_{DD}$	$P_{1dB}[dBm]$	$P_{\rm sat}[{ m dBm}]$	PAE
[3]	CMOS 65nm	common source	1.2V	13.5	15.6	6.6%
[4]	CMOS 65nm	common source	1.2V	15.5	16.8	14.5%
[5]	CMOS 90nm	common source	1.2V	9	11	6%
[6]	CMOS 65nm	cascode	1.2V	11	16.6	5%
[7]	CMOS 90nm	cascode	1.2V	18	20	14.2%
[8]	CMOS 65nm	c.s. diff.	1.2V	10	14.6	16.3%
[9]	CMOS 65nm	cascode diff.	1.2V	15.5	19.7	25%
[10]	CMOS 40nm	common source	1V	13.8	17	30.3%

Figura 7: Tabella comparativa per alcuni amplificatori CMOS a 60GHz.

Come si può vedere in figura 7 i nodi CMOS finora più utilizzati sono quelli da 65nm e 90nm, in configurazione a source comune o cascode. La prima permette di avere più swing di tensione d'uscita a parità di V_{DD} , mentre la seconda aumenta la stabilità del circuito. Il bias è tale da far operare gli amplificatori indicati in classe A e AB. Sono inoltre spesso adottati dei circuiti di preamplificazione tipicamente realizzati con struttura cascode, come in [5] e [8], e delle soluzioni di power combine come descritto in [7]. Degno di nota è [10] che utilizzando la più recente tecnologia CMOS a 40nm, caratterizzata da una frequenza di transizione maggiore e da minori parassiti, riesce a raggiungere un'efficienza superiore al 30%.

Per soperire alla richiesta di prestazioni sempre più spinte per gli integrati RF, sono state studiate ed introdotte nuove tecnologie. Si parla ad esempio dei processi BiCMOS silicio-germanio (SiGe BiCMOS) che permettono di raggiungere frequenze di transizione abbondantemente superiori al centinaio di GHz (la tecnologia BiC-

MOS9MW da 0.13u di ST è caratterizzata da $f_T = 230GHz$) e combinano i vantaggi dei dispositivi bipolari con quelli dei MOS. Si trovano poi realizzazioni di PA che sfruttano gli High-Electron- $Mobility\ Transistor\ (HEMT)$ all'arsenuro di gallio i quali offrono un elevato guadagno. Nella tabella di figura 8 sono riportate delle realizzazioni di amplificatori di potenza che sfruttano le tecnologie appena citate.

	Tecnologia	Classe	$ m V_{DD}$	f[GHz]	$P_{1dB}[dBm]$	PAE
[11]	GaAs pHEMT	B-J	8V	8	27	60%
[12]	SiGe BiCMOS $0.18\mu m$	A	3.3V	5.5	22.39	17.42%
[13]	SiGe BiCMOS 120nm	A	_	30	16.58	11.47%
[14]	SiGe BiCMOS 120nm	AB	2.5V	28	15.7	27.5%

Figura 8: Realizzazioni di PA per le onde millimetriche basati su dispositivi bipolari ed HEMT.

Con l'obiettivo di aumentare l'efficienza di un PA e ridurre quindi i costi legati ad un suo utilizzo, sono stati esplorati gli amplificatori *switching* che fanno parte delle classi di funzionamento E ed F. Queste promettono una massima efficienza teorica del 100%. Per una trattazione più dettagliata si rimanda al capitolo successivo. In figura 9 sono riportate le caratteristiche di alcuni PA realizzati in classe E o F.

	Tecnologia	Classe	$ m V_{DD}$	f[GHz]	$P_{out}[dBm]$	PAE
[15]	CMOS $65nm$	E	2.5V	5	21.3	57%
[16]	SiGe BiCMOS $0.13\mu m$	E	2.7V	41	18.1	36%
[17]	SOI CMOS 45nm	E	1V	47	17.6	19.4%
[18]	SiGe BiCMOS $0.13\mu m$	F	2.2	24	17	40.4%
[19]	CMOS $65nm$	E_3F_2	2.5V	5	21	51%

Figura 9: Confronto tra PA in classe E ed F realizzati in diverse tecnologie.

Gli amplificatori switching hanno il difetto di essere fortemente non lineari. Nelle reti di comunicazione molto spesso sono utilizzati protocolli che richiedono un certo grado di linearità sia in ampiezza che in fase. Una classe di PA che sembra soddisfare sia i requisiti di linearità che di efficienza è la classe J. I dispositivi polarizzati per funzionare in questo modo combinano le caretteristiche delle classi A e B. Si tratta infatti di una modalità di funzionamento AB con una particolare condizione sul carico che ne aumenta le prestazioni. Nel corso di questa tesi verrà presentato un PA in classe J realizzato in tecnologia CMOS. Per offrire dei termini di paragone in

	Tecnologia	Classe	$ m V_{DD}$	f[GHz]	$P_{\rm sat}[dBm]$	PAE
[20]	CMOS $0.13\mu m$	A	2V	24	12.5	30%
[21]	CMOS $65nm$	A	1.2V	58	13.8	7.6%
[22]	SOI CMOS 45nm	A-AB	5	14	25.1	32.5%
[23]	CMOS 28nm	AB	1	28	14	35.5%
[24]	CMOS 28nm	AB	_	28.5	14.8	36.5%

Figura 10: Caratteristiche di alcuni amplificatori di potenza in classe A ed AB, in tecnologia CMOS.

	Tecnologia	$ m V_{DD}$	f[GHz]	$P_{out}[dBm]$	PAE
[25]	AlGaAs-InGaAs pHEMT $0.1 \mu m$	3.8V	5	27.8	62%
[26]	AlGaAs-InGaAs pHEMT $0.25\mu m$	7V	6.5	30.7	44%
[27]	GaAs pHEMT $0.1\mu m$	4V	10	26	46%
[28]	GaN HEMT $0.8\mu m$	15V	2.6	27	50%
[29]	SiGe BiCMOS 120nm	3.6V	28	15.5	31.5%
[30]	CMOS $0.18\mu m$	3.3V	1	12.2	43%
[31]	CMOS $0.18\mu m$	3.3V	3.5	22	43.7%

Figura 11: Stato dell'arte per gli amplificatori in classe J realizzati in diverse tecnologie.

figura 10 si riportano delle realizzazioni in tecnologia CMOS, mentre in figura 11 si mostrano le caratteristiche dei più recenti amplificatori in classe J.

Per quanto riguarda quest'ultima serie di PA, si può notare che con dispositivi come gli HEMT si riescono a raggiungere elevati valori di potenza ed efficienza senza compromettere la linearità ma con costi superiori rispetto alla più economica tecnologia CMOS. Le prestazioni più performanti degli HEMT sono in parte merito della capacità di sostenere una maggiore tensione, mentre la frequenza di transizione che li caratterizza dipende fortemente dal tipo di materiali che li compongono.

In seguito verrà dimensionato e simulato un amplificatore in classe J in tecnologia CMOS $0.13\mu m$. Questa, a differenza di [31] e [30], offre il vantaggio di una f_T più elevata che implica un maggiore guadagno, ma presenta una minore tensione di alimentazione possibile e quindi meno swing in uscita.

Contributo e struttura della tesi

Il lavoro di tesi svolto e qui presentato descrive il dimensionamento e le caratteristiche di un amplificatore di potenza per applicazioni RF, basato sulla tecnologia CMOS da $0.13\mu m$. Sono state prese come specifiche di progettazione una potenza di almeno 20dBm su un carico di 50Ω alla frequenza di 10GHz.

Dopo aver analizzato le condizioni legate al carico per permettere il funzionamento in classe J, vengono definite le linee guida per una corretta implementazione. Si passa poi a definire le dimensioni dei transistor in modo da renderli capaci di sopportare la corrente necessaria per rispettare le specifiche di potenza. È in seguito proposto un circuito di polarizzazione ed un arrangiamento per migliorare alcune caratteristiche di linearità del PA. Viene previsto anche un trasformatore in ingresso per permettere l'adattamento tra sorgente ed amplificatore. Vista l'importanza che il carico presenta al fine di avere un corretto funzionamento in classe J, è anche proposto un possibile layout per il trasformatore di uscita. I valori di induttanze e fattori di qualità del modello realizzato sono poi usati nelle simulazioni allo scopo di valutare il peso dei componenti parassiti nelle prestazioni del sistema. Infine è analizzato lo stesso circuito con un dimensionamento per una potenza di uscita pari a 17dBm. Anche per quest'ultimo viene proposta una realizzazione del trasformatore d'uscita.

Lo scopo di questo lavoro è non tanto quello di valutare le prestazioni della singola implementazione proposta, quanto fornire un punto di partenza per la realizzazione della classe J in tecnologia CMOS. Si è cercato quindi di valutare la reale possibilità di utilizzare dispositivi CMOS per questa classe di funzionamento. A tale scopo si sono cercate di raggiungere prestazioni paragonabili ad altri PA proposti in letteratura realizzati in tecnologie più performanti ma dal costo maggiore.

La struttura dell'elaborato presenta tre sezioni principali:

- 1. un primo capitolo dove vengono forniti i fondamenti teorici che sono risultati utili nello svolgimento del lavoro di tesi;
- un secondo capitolo che presenta l'analisi teorica ed il dimensionamento del PA;
- 3. un terzo capitolo che mostra ed analizza i risultati ottenuti dal circuito realizzato.

Un ultimo capitolo trae le conclusioni del lavoro svolto fornendo alcuni sviluppi futuri per questo ambito di ricerca.

Capitolo 1

Richiami teorici

1.1 Serie di Fourier

La serie di Fourier permette di riscrivere particolari funzioni dotate di alcune caratteristiche sottoforma di serie trigonometrica. In seguito verrà fornita una definizione priva di alcuni rigori matematici ma sufficiente per comprendere la trattazione che sarà fatta nei prossimi paragrafi riguardante l'amplificatore in classe J.

Si consideri una funzione $f: \mathbb{R} \to \mathbb{C}$ periodica di periodo 2π , dove tale periodicità viene scelta come caso specifico per le applicazioni che interessano in questa tesi, continua ed integrabile su $(-\pi, \pi)$. I numeri

$$\begin{cases} a_n = \frac{1}{\pi} \int_{-\pi}^{\pi} f(x) \cos(nx) dx & \text{con } (n = 0, 1, 2, ...) \\ b_n = \frac{1}{\pi} \int_{-\pi}^{\pi} f(x) \sin(nx) dx & \text{con } (n = 0, 1, 2, ...) \end{cases}$$
(1.1)

si dicono coefficienti di Fourier di f e la serie

$$S_f(x) = \frac{1}{2}a_0 + \sum_{n=1}^{+\infty} (a_n cos(nx) + b_n sin(nx))$$
 (1.2)

che utilizza (1.1) si dice serie di Fourier associata ad f. Sotto alcune condizioni di regolarità di f (ad esempio $f \in C^1(\mathbb{R})$ può bastare) si può dimostrare che $S_f(x)$ converge uniformemente a f(x) e quindi

$$f(x) = \frac{1}{2}a_0 + \sum_{n=1}^{+\infty} (a_n \cos(nx) + b_n \sin(nx))$$
 (1.3)

con a_n e b_n dati da (1.1).

Alcune situazioni particolari possono semplificare il calcolo dei coefficienti della serie di Fourier. Una funzione f(x) si dice pari o dispari se verifica rispettivamente:

$$f$$
 pari $\iff f(-x) = f(x) \qquad \forall x \in \mathbb{R}, \qquad (1.4)$
 f dispari $\iff f(-x) = -f(x) \qquad \forall x \in \mathbb{R}. \qquad (1.5)$

$$f$$
 dispari $\iff f(-x) = -f(x) \quad \forall x \in \mathbb{R}.$ (1.5)

In questi due casi la (1.3) si riduce a:

$$f \text{ pari}$$
 \iff $f(x) = \frac{a_0}{2} + \sum_{n=1}^{+\infty} a_n cos(nx)$ $\forall x \in \mathbb{R},$ (1.6)

$$f \text{ dispari} \qquad \iff \qquad f(x) = \sum_{n=1}^{+\infty} b_n \sin(nx) \qquad \forall x \in \mathbb{R}.$$
 (1.7)

sempre con a_n e b_n calcolati come indicato in (1.1).

1.2 Figure di merito

Nella caratterizzazione degli amplificatori di potenza diverse figure di merito sono usate per esprimere caratteristiche legate alla potenza e all'efficienza del dispositivo. In particolare, nel corso di questa tesi, si farà riferimento al "guadagno" (inteso come operating power gain), all'efficienza di drain e alla PAE (Power Added Efficiency). Sarà infine preso in considerazione anche il 1dB-compression point.

Guadagno Con questo termine si fa riferimento, come specificato prima, all'*operating* power gain, ovvero il rapporto tra potenza consegnata al carico (P_L) e potenza fornita in ingresso all'amplificatore (P_{in}) :

$$G_P = \frac{P_L}{P_{in}}. (1.8)$$

Efficienza di drain Con questo parametro si danno indicazioni su quanto efficacemente il PA riesce a convertire la potenza DC fornita dall'alimentazione (P_{DC}) in potenza consegnata al carico alla frequenza fondamentale (P_{rf}) . È indicata con η e si calcola con il rapporto:

$$\eta = \frac{P_{rf}}{P_{DC}}. (1.9)$$

Power Added Efficiency Per considerare il fatto che un amplificatore assorbe potenza anche dal circuito che lo pilota e non solo dalla rete di alimentazione, si fa riferimento alla PAE. Questa figura di merito infatti tiene conto anche della potenza di ingresso a radiofrequenza (P_{in}) ed è definita come:

$$PAE = \frac{P_L - P_{in}}{P_{DC}} = \eta (1 - \frac{1}{G_P}). \tag{1.10}$$

1dB-compression point Si immagini di dare in ingresso al PA una forma d'onda ideale del tipo

$$V_{in} = A_{in}cos(wt). (1.11)$$

Andando a scrivere la funzione di trasferimento del PA come una serie di potenze

$$V_o(t) = a_0 + a_1 V_{in}(t) + a_2 V_{in}^2(t) + a_3 V_{in}^3(t) + \dots$$
(1.12)

se si applicano le proprietà di seno e coseno quello che si ottiene è un'espressione di $V_o(t)$ che mostra gli effetti della distorsione armonica. In particolare diventa ben visibile come una distorsione di ordine pari genera un contributo a DC e in tutti gli ordini pari inferiori, mentre una distorsione di ordine dispari si ripresenta in tutti gli ordini dispari di grado inferiore, compresa la frequenza fondamentale, dando origine al fenomeno di gain compression. Limitandosi all'ordine 3, per la componente fondamentale della tensione di uscita si ottiene:

$$V_{o,1}(t) = \left[a_1 A_{in} + \frac{3a_3 A_{in}^3}{4} \right] cos(wt)$$
 (1.13)

dove tipicamente $a_3 < 0$. Per segnali di ingresso con ampiezza limitata la compressione risulta trascurabile ma aumentando A_{in} questo non è più vero finché non si arriva ad avere che i coefficienti dispari di ordine superiore al primo diventano dominanti. Quando questo accade il PA satura e il guadagno crolla, producendo segnali distorti. Il 1dB-compression point (P_{1dB}) è definito come il valore della potenza di ingresso per cui il guadagno è diminuito di 1dB rispetto al valore ideale calcolato alla P_{in} minima (figura 1.1).




Figura 1.1: Misura grafica di 1dB compression point.

1.3 Parametri di scattering

Un sistema può essere caratterizzato in molti modi, facendo riferimento a grandezze e figure di merito diverse. Alle basse frequenze la rappresentazione più diffusa fa uso di impedenze, di ammettenze, o di entrambe (modello ibrido). Si possono così definire, ad esempio con le impedenze, delle espressioni per la tensione all'ingresso delle porte in funzione della corrente [32]:

$$\begin{cases}
V_1 = Z_{11}I_1 + Z_{12}I_2, \\
V_2 = Z_{21}I_1 + Z_{22}I_2.
\end{cases}$$
(1.14)

Alle microonde risulta invece più comodo riferirsi a quantità legate alla potenza, questo essenzialmente per due motivi:

- la misura ad alta frequenza di tensioni e correnti può risultare molto difficoltosa a causa dei problemi nel realizzare cortocircuiti o circuiti aperti per misurare, ad esempio, i parametri Z di (1.14);
- il design di circuiti RF è basato sostanzialmente sul trasferimento di potenza, quindi molte specifiche sono appunto fissate in termini di potenza.




Figura 1.2: Indicazione delle onde incidenti e riflesse in un doppio bipolo generico con generatore di ingresso V_{in} e carico R_L .

In questo ambito vengono perciò usati i parametri di scattering, o parametri S, definiti come segue. Facendo riferimento ad una rete generica caratterizzata dal doppio bipolo di figura 1.2, si identificano l'onda incidente e riflessa alla porta di ingresso rispettivamente con V_1^+ e V_1^- , mentre per la porta d'uscita si hanno V_2^+ e V_2^- . In altre parole V_1^+ è definita come l'onda generata da V_{in} e nel caso in cui l'impedenza d'ingresso del doppio bipolo fosse diversa da R_s è necessario considerare anche l'onda riflessa V_1^- che si genera. Alla porta 2 si ha che V_2^+ può essere vista sia come l'onda incidente all'ingresso della porta, sia come l'onda riflessa dal carico R_L . Queste quattro grandezze sono legate tra loro dai parametri S della rete:

$$\begin{cases}
V_1^- = S_{11}V_1^+ + S_{12}V_2^+, \\
V_2^- = S_{21}V_1^+ + S_{22}V_2^+.
\end{cases}$$
(1.15)

I coefficienti di (1.15) possono essere descritti e calcolati come segue:

 S_{11} è il rapporto tra l'onda riflessa e l'onda incidente alla porta di input quando la riflessione dal carico è nulla. Rappresenta la bontà dell'accoppiamento in ingresso.

$$S_{11} = \frac{V_1^-}{V_1^+} \bigg|_{V_2^+ = 0}. (1.16)$$

 S_{12} è il rapporto tra onda riflessa alla porta 1 e onda incidente alla porta 2 con un adattamento perfetto in ingresso e segnale V_{in} nullo $(V_1^+ = 0)$. Rappresenta quanto il segnale d'uscita contribuisce all'onda riflessa V_1^- .

$$S_{12} = \frac{V_1^-}{V_2^+} \bigg|_{V_1^+ = 0}. (1.17)$$

 S_{22} è il rapporto tra onda riflessa e onda incidente alla porta d'uscita quando la riflessione da R_S è nulla. Rappresenta la qualità dell'output matching.

$$S_{22} = \frac{V_2^-}{V_2^+} \bigg|_{V_1^+ = 0}. (1.18)$$

 S_{21} è il rapporto tra l'onda incidente sul carico e l'onda incidente alla porta 1 quando la riflessione da R_L è nulla. Rappresenta il guadagno del circuito.

$$S_{21} = \frac{V_2^-}{V_1^+} \bigg|_{V_2^+ = 0}. (1.19)$$

I parametri appena definiti presentano solitamente valori complessi dipendenti dalla frequenza. Possono inoltre essere espressi in decibel calcolando:

$$S_{mn}|_{dB} = 20log|S_{mn}|. (1.20)$$

1.4 AM-PM conversion

Con il termine AM-PM conversion si indica di quanto varia la fase del segnale di uscita (PM) in seguito ad una variazione di ampiezza del segnale di ingresso (AM). In un amplificatore ideale non è presente interazione tra la sua fase di uscita ed il livello di potenza dell'ingresso. Nella realtà però questo avviene, soprattutto in PA realizzati con moderni processi CMOS i quali sono caratterizzati da un'ampia distorsione AM-PM dovuta alla forte non linearità delle capacità parassite (in particolare della capacità C_{qs} del MOSFET).

Il parametro AM-PM conversion è molto importante e può diventare critico in tutti quei sistemi di trasmissione che utilizzano la modulazione di fase, come:

- FM;
- QPSK;
- QAM.

In questi casi una variazione di fase indesiderata comporta un aumento del tasso di errore dei bit (BER), cioè peggiora il rapporto tra i bit ricevuti correttamente e i bit inviati, cosa ben visibile in figura 1.3. Un elevato BER è sinonimo di un sistema di comunicazione di scarsa qualità. È importante quindi cercare di ridurre l'AM-PM conversion durante la fase di progettazione del PA. In seguito verrà descritto ed implementato un modo per migliorare questo parametro.




Figura 1.3: Bit error causato da AM-PM conversion.

1.5 Classi di funzionamento per PA

Un amplificatore a radio frequenze è un tipo di amplificatore che converte un segnale RF di potenza limitata in un segnale a potenza maggiore. Tipicamente sono usati nei sistemi di comunicazione per pilotare antenne e trasmettitori. In queste applicazioni spesso gli obiettivi sono differenti e in fase di progettazione si pone la priorità a volte sulla larghezza di banda, altre sulla potenza di uscita e altre ancora sulla linearità. Non meno frequentemente si cerca un compromesso tra i diversi parametri che caratterizzano il PA. Allo scopo di rispettare le diverse specifiche che deve soddisfare, un amplificatore può operare in diversi modi, chiamati classi di funzionamento, cha saranno a breve descritti.




Figura 1.4: Schema generale di un amplificatore di potenza RF.

Solitamente ognuna di queste classi può essere ricondotta allo schema generico mostrato in figura 1.4. Qui è visibile un transistor n-MOS che si comporta da driver, connesso all'alimentazione tramite un induttore (L_{bias}) assimilabile, in DC, ad un cortocircuito in modo da permettere la polarizzazione. Con R_L si indica il carico al quale il PA deve fornire potenza, ed è separato dal core dell'amplificatore da una rete di matching che ha il duplice scopo di filtrare le armoniche indesiderate e realizzare un adattamento. In alcune classi questa rete è usata anche per caricare il transistor con una particolare impedenza tale da migliorare l'efficienza del dispositivo. È presente poi una rete di matching in ingresso che serve essenzialmente per eseguire un adattamento di impedenza tra la sorgente ed il driver, riuscendo in certi casi ad aggiungere un piccolo guadagno al sistema.

1.5.1 Classe A

Un amplificatore lineare produce un segnale di uscita che è esattamente una versione scalata del segnale di ingresso. In altre parole il guadagno che introduce è costante ed indipendente dall'ampiezza dell'input. La classe più semplice che ha un comportamento di questo tipo è la classe A.

Un PA che opera in classe A è polarizzato con una tensione di overdrive sufficientemente ampia in modo da evitare che il transistor si spenga. Inoltre si deve impedire che il MOSFET entri nella regione di triodo, o rispettivamente che il BJT vada in saturazione, per non introdurre non linearità. Un altro modo di indicare questo funzionamento è attraverso l'angolo di conduzione che assume il valore di 360°, ciò sta a significare che il transistor conduce per l'intero ciclo del segnale d'ingresso.

Lo swing di tensione massimo che si riesce ad ottenere è $(V_{dd} - V_{ov})$, infatti la presenza dell'induttore permette alla tensione di drain di oscillare simmetricamente attorno a V_{dd} così da garantire una tensione DC nulla ai capi di L_{bias} . Lo swing di corrente dipende invece dalla I_{bias} settata tipicamente a metà della corrente massima che il transistor può gestire, in questo modo si ha $I_{sw} = I_{bias}$. Di conseguenza la potenza massima ottenibile è

$$P_{out}^{A} = \frac{1}{2} V_{sw} I_{sw} = \frac{1}{2} (V_{dd} - V_{ov}) \frac{I_{max}}{2}.$$
 (1.21)

sotto la condizione di avere un'appropriata impedenza di carico pari a

$$R_{opt}^{A} = 2\frac{V_{dd} - V_{ov}}{I_{max}}. (1.22)$$

Inoltre, in questa situazione, la massima efficienza di drain che un classe A può realizzare è:

$$\eta_D^A = \frac{P_{out}^A}{P_{DC}} = \frac{\frac{(V_{dd} - V_{ov})I_{max}}{4}}{\frac{V_{dd}I_{max}}{2}} = \frac{V_{dd} - V_{ov}}{2V_{dd}} \approx 50\%.$$
(1.23)




Figura 1.5: Schema e forme d'onda V-I di un amplificatore di potenza in classe A.

1.5.2 Classe B

Un transistor dissipa potenza in corrispondenza di una sovrapposizione tra tensione e corrente entrambe non nulle. Per aumentare l'efficienza si può quindi cercare di ridurre questa sovrapposizione. Quello che viene fatto in un amplificatore in classe B è proprio questo, nello specifico si utilizza una tensione di bias pari alla tensione di soglia così da far condurre il transistor solo per metà periodo (figura 1.6). La corrente che si ottiene può quindi essere espressa da

$$i_D(t) = \begin{cases} I_{max}cos(w_0t) & \text{se } i_D > 0; \\ 0 & \text{altrimenti} \end{cases}$$
 (1.24)

ed è caratterizzata da una componente fondamentale di ampiezza $\frac{I_{max}}{2}$ ed un valore DC pari a $\frac{I_{max}}{\pi}$.

La potenza di uscita con il relativo valore ottimale del carico e l'efficienza massima possono essere calcolate come segue:

$$P_{out}^{B} = \frac{1}{2} V_{sw} I_{sw} = \frac{1}{4} (V_{dd} - V_{ov}) I_{max}$$
 (1.25)

$$R_{opt}^B = 2\frac{V_{vv} - V_{ov}}{I_{max}} \tag{1.26}$$

$$\eta_D^B = \frac{P_{out}^B}{P_{DC}} = \frac{\frac{(V_{dd} - V_{ov})I_{max}}{4}}{\frac{\pi}{V_{dd}I_{max}}} = \frac{\pi(V_{dd} - V_{ov})}{4V_{dd}} \approx 78.5\%$$
 (1.27)

Solitamente gli amplificatori in classe B sono progettati secondo una topologia push-pull a due transistor. In questo modo un dispositivo è attivo durante la semionda positiva mentre l'altro durante la semionda negativa del segnale di ingresso e quest'ultimo può essere interamente amplificato.




Figura 1.6: Schema e forme d'onda V-I di un amplificatore di potenza in classe B.

1.5.3 Classe AB

Per incrementare la linearità di un amplificatore in classe B, la tensione di bias al gate del transistor può essere aumentata in modo da renderla maggiore della tensione di soglia e non più uguale. Così facendo il driver conduce per più di metà periodo e l'efficienza di conseguenza ne risente restando comunque maggiore di quella che caratterizza un classe A. Un tale compromesso risulta in molti casi soddisfacente e questa modalità di funzionamento, che prende il nome di classe AB, è spesso la scelta più utilizzata.

Per trovare le espressioni di potenza ed efficienza massima bisogna prima scrivere lo swing di corrente (I_{sw}) e la componente DC (I_{DC}) in funzione dell'angolo di conduzione α , definito come il numero di radianti in un periodo durante i quali il core dell'amplificatore conduce corrente. Si ha [33]:

$$I_{sw} = \frac{1}{2\pi} \left[\frac{\alpha - \sin(\alpha)}{1 - \cos(\frac{\alpha}{2})} \right] I_{max}$$
 (1.28)

$$I_{DC} = \frac{1}{2\pi} \left[\frac{2\sin(\frac{\alpha}{2}) - \alpha\cos(\frac{\alpha}{2})}{1 - \cos(\frac{\alpha}{2})} \right]. \tag{1.29}$$

Di conseguenza la potenza in uscita, il carico ottimo e l'efficienza di drain risultano:

$$P_{out}^{AB} = \frac{1}{4\pi} \left[\frac{\alpha - \sin(\alpha)}{1 - \cos(\frac{\alpha}{2})} \right] (V_{dd} - V_{ov}) I_{max}$$
 (1.30)

$$R_{opt}^{AB} = 2\pi \left[\frac{1 - \cos(\frac{\alpha}{2})}{\alpha - \sin(\alpha)} \right] \frac{V_{dd} - V_{ov}}{I_{max}}$$
(1.31)

$$\eta_D^{AB} = \frac{P_{out}^{AB}}{P_{DC}} = \frac{1}{2} \frac{V_{dd} - V_{ov}}{V_{dd}} \frac{\alpha - \sin(\alpha)}{2\sin(\frac{\alpha}{2}) - \alpha\cos(\frac{\alpha}{2})}$$
(1.32)

dove, per tutte le espressioni riguardanti il classe AB si considera $\alpha \in [\pi, 2\pi]$ e i due estremi corrispondono rispettivamente al funzionamento in classe B per $\alpha = \pi$ e al funzionamento in classe A per $\alpha = 2\pi$.

1.5.4 Classe C

Se si polarizza un PA con una tensione al gate del transistor inferiore alla tensione di soglia, quello che si ottiene è un funzionamento in *classe C*. Questo tipo di amplificatori sono non lineari quindi non adatti ad essere utilizzati in sistemi di comunicazione basati sulla modulazione di ampiezza, ma possono essere impiegati in reti che sfruttano la modulazione di fase purché abbiano una bassa distorsione phase-to-phase.

Un PA in classe C conduce per meno di metà periodo per questo presenta una ridotta sovrapposizione di tensione e corrente non nulle ed una conseguente efficienza di drain molto elevata, che tende teoricamente al 100%. Al diminuire dell'angolo di conduzione però, il transistor, essendo acceso per meno tempo, riesce a trasferire al carico una quantità inferiore di potenza, che tende a 0 quando l'efficienza è massima. Le formule per P_{out}^C , R_{opt}^C e η_D^C sono le stesse del classe AB, (1.30)-(1.32), con una differenza per quanto riguarda l'intervallo di definizione di α che risulta $\alpha \in [0, \pi]$. Dalle equazioni (1.30) e (1.32) si può notare come la potenza e l'efficienza siano proporzionali a due diversi fattori dipendenti da α , in particolare si ha

$$P_{out} \propto \frac{\alpha - sin(\alpha)}{1 - cos(\frac{\alpha}{2})}$$
 ; $\eta_D \propto \frac{\alpha - sin(\alpha)}{sin(\frac{\alpha}{2}) - \frac{\alpha}{2}cos(\frac{\alpha}{2})}$ (1.33)

che una volta graficati (figura 1.7) mostrano quanto detto precedentemente a proposito del caso in cui $\alpha=0$. Inoltre sono individuabili i valori relativi ai casi limite di classe A e B rispettivamente per $\frac{\alpha}{\pi}=2$ e $\frac{\alpha}{\pi}=1$.




Figura 1.7: Andamento di efficienza di drain e potenza di uscita al variare di α .




Figura 1.8: Schema e forme d'onda V-I di un amplificatore di potenza in classe C.

1.5.5 Classe D

Un PA in classe D fa parte della famiglia degli amplificatori switching nei quali i transistor si comportano da interruttori e funzionano o in regione di triodo o in cut-off. Solitamente è adottata una topologia push-pull caricata con un filtro LC in modo da permettere solo alla componente fondamentale di raggiungere il carico (figura 1.9). Uno switch ideale quando è aperto presenta corrente nulla e tensione diversa da zero, mentre quando è chiuso si ha la situazione opposta. In questo modo la sovrapposizione tra corrente e tensione non nulle è idealmente assente portando l'efficienza di drain teorica verso il 100%. Un tale valore non è però in pratica realizzabile a causa dei componenti parassiti e al tempo non nullo di commutazione dei transistor. Inoltre l'efficienza di picco può essere raggiunta solo a basse frequenze dove le capacità associate al nodo di drain sono trascurabili, infatti la potenza spesa per caricare queste capacità cresce con la frequenza. Un altro effetto introdotto dalle C_{par} è quello di ridurre la pendenza dei fronti di commutazione introducendo sovrapposizioni V-I [33].




Figura 1.9: Schema e forme d'onda V-I di un amplificatore di potenza in classe D.

1.5.6 Classe E

Per mitigare i problemi del classe D dovuti ai componenti parassiti, che si presentano maggiormente durante le commutazioni dei dispositivi, è stata introdotta la classe E. I transistor lavorano sempre come interruttori ed è previsto di assorbire le capacità parassite in una opportuna rete [34] in modo da imporre alla tensione di uscita due caratteristiche:

- raggiunge lo zero prima che lo switch sia chiuso, quindi prima che inizi a scorrere corrente, per poi restare nulla finché il transistor conduce;
- la sua derivata nell'istante in cui lo switch si accende è zero.

Queste due proprietà permettono di ridurre sia la sensibilità dell'efficienza alle variazioni parametriche, che la potenza dissipata portando l'efficienza di drain prossima

al 100%. Un problema di questa classe di funzionamento è l'elevata tensione al drain del transistor che aumenta lo stress del dispositivo e impedisce di realizzare un classe E in tecnologie particolarmente scalate [32].




Figura 1.10: Schema e forme d'onda V-I di un amplificatore di potenza in classe E.

1.5.7 Classe F

Se si combina il singolo switch di un classe C con l'approccio ad onda quadra di tensione del classe D, quello che si ottiene è il funzionamento in classe F [35]. In alternativa si può vedere questo tipo di amplificatori come il tentativo di migliorare l'efficienza massima di un classe B senza sacrificare la potenza di uscita [33]. L'idea è quella di aggiungere armoniche di ordine dispari alla forma d'onda della tensione di uscita, trasformando quest'ultima da una sinusoide ad un'onda quadra, riducendo così l'overlap tra tensione e corrente. Aumentando il numero di armoniche si tende ad una efficienza massima del 100%. A livello circuitale quello che si fa è inserire in serie all'uscita del PA un banco di filtri che si comportano come cortocircuito per le armoniche dispari, mentre si aggiunge un filtro passa basso per eliminare tutte le armoniche di ordine pari (1.11). Come per il classe D, l'efficienza è spesso degradata dalla presenza di capacità parassita al nodo di drain e dalle perdite causate dalla serie di filtri. Oltre la terza armonica l'aumento di prestazioni ottenuto aggiungendo un ulteriore filtro viene spesso cancellato dai parassiti introdotti.




Figura 1.11: Schema e forme d'onda V-I di un amplificatore di potenza in classe F.

Le classi di funzionamento per un amplificatore di potenza RF viste finora si possono distinguere in base all'angolo di conduzione e all'ampiezza del segnale di ingresso, come mostrato nel grafico di figura 1.12 [35]. L'angolo α è legato al bias DC che viene imposto al transistor, mentre l'efficienza può essere migliorata in due modi:

- 1. riducendo l'angolo di conduzione, finendo quindi nella classe C, a discapito della potenza di uscita;
- 2. aumentando la tensione di ingresso e forzando il PA a lavorare come switch, tenendo fisso α .




Figura 1.12: Definizioni delle classi di funzionamento di un PA basate sull'angolo di conduzione e sul segnale di ingresso.

1.5.8 Classe J

A differenza di altre classi di amplificatori dove si cerca di presentare al PA un carico puramente resistivo alla prima armonica e assimilabile ad un corto circuito alle armoniche superiori, nel classe J si va ad utilizzare proprio il carico per realizzare una particolare impedenza sia alla prima che alla seconda armonica. Queste impedenze sono tali da sfruttare i componenti parassiti presenti al drain del transistor in modo da creare delle forme d'onda di tensione e corrente sovrapposte solo per un intervallo ridotto (figura 1.13). Così facendo si riesce a diminuire la potenza media dissipata, ottenendo un'efficienza elevata.

A causa della non linearità ai grandi segnali dei componenti parassiti che interagiscono con il carico, risulta difficile stabilire analiticamente un valore univoco da




Figura 1.13: Forme d'onda di tensione e corrente ideali al drain del transistor mosfet per un amplificatore in classe J.

attribuire a quest'ultimo. Inoltre va considerato che l'impedenza cambia significativamente con il variare della frequenza e questo risulta problematico se si vuole mantenere un certo funzionamento in una larga banda.

Allo scopo di determinare l'impedenza di carico, la procedura più attuabile è quella di andare ad analizzare le forme d'onda di tensione e corrente ai capi del transistor imponendo gli andamenti voluti alle diverse armoniche e andando a ricavare i valori di impedenza necessari per massimizzare l'efficienza. Considerando un generico amplificatore di potenza, l'andamento di figura 1.13 della corrente al drain del transistor può essere espresso analiticamente come:

$$i_D(t) = \begin{cases} i_{rf}cos(w_0 t) & \text{se } i_D > 0, \\ 0 & \text{altrimenti.} \end{cases}$$
 (1.34)

Inoltre, posto $\theta = wt$, si possono esprimere tensione e corrente generiche mediante le serie di Fourier:

$$V(\theta) = V_{DC} + \sum_{n=1}^{N} [V_{nr}cos(n\theta) + V_{nq}sin(n\theta)], \qquad (1.35)$$

$$I(\theta) = I_{DC} + \sum_{n=1}^{N} [I_{nr}cos(n\theta) + I_{nq}sin(n\theta)].$$
 (1.36)

È conveniente poi normalizzare i coefficienti relativi all'ampiezza delle diverse armoniche relativamente al valore di riposo

$$v_{nr} = \frac{V_{nr}}{V_{DC}} \qquad i_{nr} = \frac{I_{nr}}{I_{DC}}$$
 (1.37)

$$v_{nq} = \frac{V_{nq}}{V_{DC}} \qquad i_{nq} = \frac{I_{nq}}{I_{DC}}$$
 (1.38)

in modo da avere

$$v(\theta) = 1 + \sum_{n=1}^{N} [v_{nr}cos(n\theta) + v_{nq}sin(n\theta)], \qquad (1.39)$$

$$i(\theta) = 1 + \sum_{n=1}^{N} [i_{nr}cos(n\theta) + i_{nq}sin(n\theta)]. \tag{1.40}$$

Sul carico si vuole sia presente solo potenza attiva legata alla fondamentale, e viste le frequenze in gioco si può considerare l'impedenza vista dal transistor come un cortocircuito per tutte le armoniche superiori alla seconda. Arrestando quindi le equazioni (1.39) e (1.40) ad n=2 si ottiene:

$$v(\theta) = 1 + v_{1r}\cos(\theta) + v_{1q}\sin(\theta) + v_{2r}\cos(2\theta) + v_{2q}\sin(2\theta), \tag{1.41}$$

$$i(\theta) = \frac{1}{\pi} + \frac{1}{2}cos(\theta) + \frac{2}{3\pi}cos(2\theta).$$
 (1.42)

Per quanto riguarda la tensione, (1.41) deve rispettare la condizione

$$v(\theta) \ge 0 \tag{1.43}$$

allo scopo di mantenere un comportamento lineare. In particolare è interessante il caso il cui $v(\theta)$ sfiora lo zero, che si traduce nei vincoli:

$$v(\theta) = 0, \qquad v'(\theta) = 0.$$
 (1.44)

Secondo quanto proposto da Cripps [36], il quale si basa su precedenti lavori di Rhodes [37] e Raab [38], la forma d'onda di tensione del classe J può essere scritta nella forma

$$v_J(\theta) = 1 - \cos(\theta) - \sin(\theta) + \frac{1}{2}\sin(2\theta)$$
 (1.45)

che, una volta fattorizzata, corrisponde a

$$v_J(\theta) = (1 - \cos(\theta))(1 - \sin(\theta)).$$
 (1.46)

È facilmente verificabile che (1.46) soddisfa le condizioni (1.44) per $\theta = 0$. Da questa osservazione segue quindi che esiste una famiglia di espressioni, le quali verificano (1.44), esprimibili come:

$$v(\theta) = (1 - \beta \cos(\theta))(1 - \alpha \sin(\theta)) \tag{1.47}$$

per $(-1 \le \alpha \le 1)$ e $(0 < \beta < 1)$. Lo standard della classe B per quanto riguarda l'efficienza è mantenuto per $\beta = 1$, infatti β è legato al coefficiente v_{1r} ovvero all'ampiezza della parte reale della tensione sul carico. Scegliendo questo valore si va anche a massimizzare la potenza trasmessa in uscita. Il parametro α invece varia l'ampiezza della parte reattiva alla prima e alla seconda armonica. La classe J corrisponde ad $\alpha = 1$, mentre si definisce anche la classe J* per $\alpha = -1$. La classe B convenzionale si ottiene con $\alpha = 0$ [39].

I vincoli finora trovati per garantire il funzionamento in classe J portano a dei particolari valori che il carico deve assumere alla prima e alla seconda armonica. Considerando le trasformate di Fourier, per $\alpha = \beta = 1$ si ricava:

$$Z_1 = \frac{V_1}{I_1} = (1+j)\frac{2V_{DC}}{I_{DC}} = (1+j)R,$$
 (1.48)

$$Z_2 = \frac{V_2}{I_2} = -j\frac{3\pi}{4}\frac{V_{DC}}{I_{DC}} = -j\frac{3\pi}{8}R. \tag{1.49}$$

Questi valori devono teoricamente essere mantenuti per tutta la banda di funzionamento del PA, ma questo non è possibile perchè l'impedenza varia con la frequenza. In [40] è proposto un metodo che permette di aggirare il problema basato sui contorni di clipping: questi permettono di individuare, data un'impedenza alla fondamenta-le (Z_1) , una famiglia di impedenze alla seconda armonica (Z_2) che garantiscono il funzionamento in classe J, seppure con un'efficienza ridotta. Si ottiene così una regione della carta di Smith il cui interno identifica dei valori di Z_2 tali da permettere alla forma d'onda di tensione di restare sempre positiva in modo da evitare lo spegnimento del transistor e quindi forti non linearità. I contorni di clipping vengono calcolati introducendo a (1.47) dei gradi di libertà:

$$v(\theta) = (1 - \cos(\theta + \delta))(1 - \alpha\sin(\theta + \gamma)) \tag{1.50}$$

con $\beta = 1$, $(-1 \le \alpha \le 1)$ e $(0 \le \delta, \gamma < 2\pi)$. Questo porta (1.50) ad avere le seguenti caratteristiche:

- 1. gli sfasamenti δ e γ permettono ai termini in seno e coseno di avere sia parte reale che immaginaria. Tramite la sovrapposizione delle due parti reali è possibile ottenere un'ampiezza per v_{1r} maggiore o minore di uno.
- 2. le forme d'onda generate da questa equazione accarezzano lo zero, cioè $\exists \theta$ tale che $V(\theta) = 0$, senza mai diventare negative. Rispettano quindi le condizioni (1.44).
- 3. avendo tre gradi di libertà $(\alpha, \delta \in \gamma)$, si può dimostrare che fissati $v_{1r} \in v_{1q}$ si ottiene un sistema lineare di equazioni che permette di calcolare due parametri rispetto ad un terzo considerato variabile.

Il punto 3 suggerisce che le soluzioni di (1.50) rappresentano un caso limite: questo limite è appunto il *contorno di clipping*. Da un lato del contorno la tensione sarà sempre positiva, dall'altro scenderà sotto lo zero.

Considerando (1.50), sviluppando il prodotto e normalizzando rispetto alla fondamentale si ricavano i seguenti coefficienti della serie di Fourier:

$$v_{1r} = \frac{-\alpha sin(\gamma) - cos(\delta)}{1 - \frac{\alpha}{2} sin(\delta - \gamma)} \qquad v_{1q} = \frac{-\alpha cos(\gamma) + sin(\delta)}{1 - \frac{\alpha}{2} sin(\delta - \gamma)}, \tag{1.51}$$

$$v_{2r} = \frac{\frac{\alpha}{2}sin(\delta + \gamma)}{1 - \frac{\alpha}{2}sin(\delta - \gamma)} \qquad v_{2q} = \frac{\frac{\alpha}{2}cos(\delta + \gamma)}{1 - \frac{\alpha}{2}sin(\delta - \gamma)}, \tag{1.52}$$

$$v_{3r} = 0 v_{3q} = 0. (1.53)$$

Come risultato del fatto che la rete di carico diventa più sensibile alle variazioni dei componenti alle alte frequenze, il tipico modo di procedere prevede, una volta scelta la topologia, la regolazione prima del comportamento alla fondamentale per poi passare alla risoluzione delle equazioni (1.51) e (1.52) con appunto la fondamentale fissata. Matematicamente, per una tensione nota alla prima armonica $[v_{1r}, v_{1q}]$ e di conseguenza una Z_1 nota, esiste un'insieme di soluzioni

$$S = \{ [\alpha_1, \delta_1, \gamma_1], \dots, [\alpha_n, \delta_n, \gamma_n] \}$$

$$(1.54)$$

che portano proprio a $[v_{1r}, v_{1q}]$. Con queste soluzioni è possibile calcolare i coefficienti della tensione alla seconda armonica

$$S_2 = \{ [v_{2r-1}, v_{2q-1}], \dots, [v_{2r-n}, v_{2q-n}] \}.$$
 (1.55)

e con tali ampiezze, conoscendo la corrente di drain, si trovano le impedenze che danno luogo alle forme d'onda desiderate.

1.6 Trasformatori

Nella progettazione dell'amplificatore di potenza descritto in questa tesi si fa uso di due trasformatori, uno per eseguire un adattamento di impedenza all'ingresso del PA ed uno per realizzare il carico necessario al funzionamento in classe J. È quindi utile introdurre un modello di trasformatore che ne approssimi il comportamento reale e che tenga conto di alcune non idealità per riuscire a dimensionare correttamente il sistema.

Come descritto in [32] si presenta inizialmente il trasformatore ideale in figura 1.14, formato da un sistema di due induttori, uno primario (L_1) e l'altro secondario (L_2) , accoppiati magneticamente. Per il singolo induttore si ha che la tensione ai suoi capi è la diretta conseguenza di una variazione di flusso magnetico all'interno delle sue spire, come espresso dalla legge di Faraday. Per più induttori accoppiati la

legge continua a valere, in particolare si ha che una variazione di flusso prodotta dal primario induce una tensione ai capi del secondario, e viceversa. Inoltre, vista la presenza del rapporto di trasformazione n, una variazione di flusso comune ad entrambi gli induttori comporta una tensione v_2 n volte superiore a v_1 . Per la conservazione dell'energia, questo aumento di v_2 deve essere accompagnato da una diminuzione di corrente i_2 dello stesso fattore. Di conseguenza si ha che il trasformatore esegue anche una trasformazione di impedenza di un fattore n^2 . Nel modello ideale appena descritto è ipotizzato che tutto il flusso magnetico generato da un induttore venga concatenato dall'altro, senza alcuna perdita. Questo comportamento non corrisponde tuttavia a quello di un trasformatore reale che è invece caratterizzato da un accoppiamento imperfetto.



Figura 1.14: Rappresentazione del trasformatore ideale senza perdite.

Per quanto detto finora ci si aspetta, che v_1 e v_2 siano dati dalla sovrapposizione di due termini, uno di autoinduzione e uno di mutua induzione:

$$v_1 = L_1 \frac{di_1}{dt} + M \frac{di_2}{dt} (1.56)$$

$$v_2 = M \frac{di_1}{dt} + L_2 \frac{di_2}{dt} \tag{1.57}$$

dove M è chiamata mutua induttanza e descrive il grado di accoppiamento tra primario e secondario, assumendo valori sia positivi che negativi a seconda che la mutua induzione sia concorde o discorde all'autoinduzione. È possibile poi definire un parametro che dia un'indicazione quantitativa sulla qualità dell'accoppiamento tra i due induttori, questo è il coefficiente di accoppiamento, indicato con k e dato da:

$$k = \frac{M}{\sqrt{L_1 L_2}}. (1.58)$$

Il range di valori possibili per questo parametro è $k \in [0, 1]$, dove 1 sta ad indicare un accoppiamento perfetto.

In figura 1.15 è mostrato il modello di trasformatore usato in questa tesi, che include le perdite nella concatenazione del flusso. È costituito da un trasformatore ideale e da due induttanze non accoppiate L_d e L_μ . L'induttanza di dispersione, L_d , tiene conto del flusso che non viene concatenato mentre l'induttanza di magnetizzazione, L_μ , rappresenta la porzione di L_1 al primario che partecipa all'accoppiamento.

Inoltre L_{μ} impedisce il funzionamento a DC, proprio come accade nella realtà. Di conseguenza possiamo scrivere:

$$L_d = L_1(1 - k^2)$$
 ; $L_\mu = L_1 k^2$ (1.59)

dove è visibile come, per $k=1,\,L_{\mu}$ sia proprio L_1 di figura 1.14.

In presenza di flusso disperso, il rapporto di trasformazione n può essere espresso come segue:

$$n = \frac{L_2}{M} = \frac{1}{k} \sqrt{\frac{L_2}{L_1}}. (1.60)$$




Figura 1.15: Modello equivalente del trasformatore reale con accoppiamento imperfetto.

Una volta effettuato il dimensionamento, si passa alla realizzazione del trasformatore integrato. Questo sfrutta i vari strati di metal e le geometrie permesse dalla tecnologia per realizzare degli induttori planari tali da [41]:

- minimizzare la resistenza serie degli avvolgimenti;
- massimizzare l'accoppiamento magnetico;
- ridurre al minimo le capacità parassite tra gli avvolgimenti;
- presentare un basso accoppiamento capacitivo con il substrato.

Come spesso accade, un trade-off tra le caratteristiche appena elancate è la soluzione più adottata.




Figura 1.16: Esempio di trasformatore integrato con struttura quadrata.

Capitolo 2

Progettazione circuitale

Per permettere il confronto con altri amplificatori di potenza in classe J realizzati in tecnologie diverse, vengono considerate le seguenti specifiche di funzionamento:

- potenza di uscita pari a 20dBm;
- carico pari a 50Ω ;
- frequenza di centro banda pari a 10GHz.

Ulteriori vincoli, come la tensione di alimentazione e le dimensioni minime dei MOSFET, sono imposti dalla tecnologia utilizzata (la UMC130nm).

Per il core dell'amplificatore si è scelto di utilizzare una struttura cascode differenziale come quella mostrata in figura 2.1. Lo stadio differenziale permette infatti la cancellazione della distorsione armonica di ordine pari e un'alta reiezione dei segnali di modo comune. La configurazione cascode, in cui si osserva la presenza di uno stadio a source comune il cui drain fa da ingresso per uno stadio a gate comune, permette invece di aumentare lo swing della tensione d'uscita. Inoltre, migliorando l'isolamento tra input ed output ($|S_{12}|$ più piccolo), rende il circuito più stabile [41].

2.1 Rete di carico

La rete di adattamento in uscita, visibile in figura 2.1, è costituita essenzialmente da un trasformatore. Questo si rende necessario per eseguire una trasformazione di impedenza e presentare ai transistor un carico inferiore, il quale necessita di un'ampiezza zero-picco di tensione più bassa per rispettare i 20dBm di specifica sulla potenza d'uscita. Altrimenti si avrebbe, con R_L pari a 50Ω :

$$V_{max} = \sqrt{2RP_{out}} = 3.16V.$$
 (2.1)

Considerando invece una V_{max} pari a 1.2V risulta

$$R = \frac{V_{max}^2}{2P} = 7.2\Omega. {(2.2)}$$




Figura 2.1: Schema teorico del PA, con struttura differenziale e transistor di cascode.




Figura 2.2: Schema elettrico del carico necessario per un funzionamento in classe J

Per un funzionamento in classe J, è necessario avere un'impedenza d'uscita ben precisa alla prima e alla seconda armonica. Lo schema elettrico più funzionale per questo scopo è quello di figura 2.2, dove lo si è reso il meno complesso possibile per evitare che le perdite dovute ai suoi componenti parassiti abbiano un peso rilevante.

Come descritto nel precedente capitolo, nella sezione riguardante il classe J, alla fondamentale deve esserci un'impedenza resistivo-induttiva, equazione (1.48). Si evince allora una prima condizione da imporre per il dimensionamento del carico, ovvero la risonanza tra C_0 ed L_2 per f=10GHz in modo da avere Z_L pari alla serie di L_1 ed R:

$$\frac{1}{\sqrt{L_2 C_0}} = w_0. {(2.3)}$$

Sempre da (1.48) risulta che la parte reale e la parte immaginaria di $Z_1(w_0)$ devono coincidere ed essere pari alla parte resistiva:

$$w_0 L_1 = R \tag{2.4}$$

dove R è fissata dalle specifiche sulla potenza.

Per quanto riguarda la seconda armonica, se si calcola $Z_L(j2w_0)$ a partire dal circuito in figura 2.2, considerando le condizioni per la fondamentale (2.3) e (2.4), si ottiene

$$Z_L(j2w_0) = \frac{(2-j)\frac{2}{3}\sqrt{\frac{L_2}{C_0}}}{1+j(2-\frac{2}{3}\frac{1}{R}\sqrt{\frac{L_2}{C_0}})}$$
(2.5)

con il termine $\frac{1}{R}\sqrt{\frac{L_2}{C_0}}$ che assume le sembianze di un fattore di qualità di un circuito RLC serie e per questo può essere espresso come q_s . Separando la parte reale di (2.5) da quella immaginaria risulta:

$$\Re\{Z_L(j2w_0)\} = R \cdot \frac{4q_s(1 - \frac{q_s}{3})}{3\left[1 + (2 - \frac{2}{3}q_s)^2\right]},\tag{2.6}$$

$$\Im\{Z_L(j2w_0)\} = R \cdot \frac{2q_s(\frac{4}{3}q_s+1)}{3\left[1 + (2 - \frac{2}{3}q_s)^2\right]}.$$
 (2.7)

Adesso è possibile applicare la condizione espressa dalla (1.49), cioè $Z_2 = -j\frac{3\pi}{8}R$, che porta a:

$$\begin{cases} \Re\{Z_L(j2w_0)\} = 0\\ \Im\{Z_L(j2w_0)\} = \frac{3\pi}{8}R. \end{cases}$$
 (2.8)

Si ottengono così due equazioni nella sola incognita q_s , le quali non possono essere contemporaneamente verificate. Andando a risolvere la condizione per $\Im\{Z_L(j2w_0)\}$ si trova $q_s = 1.367$. Questo valore di q_s , usato nella (2.6), dà origine ad una parte reale non nulla alla seconda armonica che, per quanto detto sui contorni di clipping, è tollerata entro certi limiti ma comporta una riduzione dell'efficienza massima.




Figura 2.3: Confronto tra $Z_L(j2w_0)$, al variare di q_s compreso nell'intervallo $0.5 \le q_s \le 1.5$, e il contorno di clipping calcolato per $v_1 = 0.9 + j0.9$.

Come descritto in [42], se si va a plottare (2.5) per $0.5 \le q_s \le 1.5$ e lo si confronta con il contorno di clipping calcolato per $v_1 = 0.9 + j0.9$, quello che si ottiene è la carta di Smith di figura 2.3 dove si notano due aspetti:

- $Z_2(q_s)$ non evolve lungo il cerchio a resistenza nulla a causa dei valori di q_s che non permettono il verificarsi di $\Re\{Z_L(j2w_0)\}=0$;
- per valori di q_s approssimativamente compresi in $0.82 \le q_s \le 1.15$ si ha che $Z_L(j2w_0)$ entra nel contorno di clipping rendendo possibile il funzionamento in classe J.

Sono state quindi trovate delle condizioni che devono essere verificate dai componenti di figura 2.2 e dal parametro q_s affinché il PA operi in classe J. Nel circuito reale però, i transistor vengono caricati con un trasformatore dove il primario è connesso ad una terminazione resistiva $R_L = 50\Omega$, mentre il secondario è collegato alla capacità C_0 (figura 2.4).




Figura 2.4: Rete di carico con il trasformatore reale.

Utilizzando il modello per un trasformatore descritto nel capitolo precedente ci si può facilmente ricondurre al circuito di figura 2.5.




Figura 2.5: Rete di carico con il trasformatore sostituito dal suo modello.

Tra il carico necessario per il funzionamento in classe J (figura 2.2) ed il modello del circuito usato per l'impedenza Z_L del PA descritto in questa tesi (figura 2.5), esiste un legame dato dalle equazioni:

$$L1 = L_s \frac{1 - k^2}{k^2}$$
 ; $L_2 = L_s$; $R = \frac{R_L}{(nk)^2}$ (2.9)

È possibile inoltre ricavare una formula per esprimere il fattore di accoppiamento k in funzione di q_s . Da (2.9), utilizzando (2.3), (2.4) e ricordando che $q_s = \frac{1}{R} \sqrt{\frac{L_2}{C_0}}$, si ha

$$k = \sqrt{\frac{q_s}{1 + q_s}} \tag{2.10}$$

il cui andamento è rappresentato in figura 2.6. Si può vedere come, per restare in un funzionamento tipico della classe J caratterizzato da $0.82 \le q_s \le 1.15$, è necessario che k assuma dei valori compresi nell'intervallo $0.67 \le k \le 0.73$.




Figura 2.6: Andamento del fattore di accoppiamento k in funzione del parametro q_s .

Si è ora a conoscenza di un numero sufficiente di condizioni per poter dimensionare la rete di carico in figura 2.4, in particolare, fissando il fattore di accoppiamento al valore k = 0.7 facilmente realizzabile in tecnologia integrata e corrispondente a $q_s \approx 0.961$, si ottiene:

$$n = \frac{1}{k} \sqrt{\frac{R_L}{R}} = 3.76, \tag{2.11}$$

$$L_1 = \frac{R}{w_0} = 57.3pH, (2.12)$$

$$L_2 = q_s L_1 = 55.1 pH, (2.13)$$

$$C_0 = \frac{1}{w_0^2 L_2} = 4.6pF, (2.14)$$

$$L_s = L_2 = 55.1pH, (2.15)$$

$$L_p = n^2 L_s = 780.3 pH. (2.16)$$

Graficando l'impedenza Z_L della rete di carico (figura 2.4) con i parametri appena calcolati si ottiene un andamento per modulo e fase visibile in figura 2.7. Il comportamento voluto alla prima armonica è ben realizzato (la fase di 45° indica

un'impedenza con parte resistiva ed induttiva uguali), mentre alla seconda armonica, come si può capire sempre dalla fase, è presente una parte resistiva oltre a quella capacitiva voluta. Quest'ultimo comportamento era atteso visto che il fattore q_s non soddisfa la condizione sulla parte reale di $Z_L(j2w_0)$.




Figura 2.7: Modulo e fase dell'impedenza di carico.

2.2 Dimensionamento dei transistor

Allo scopo di ridurre la tensione di picco presente all'uscita dei transistor, è stata introdotta una rete di adattamento, formata da una trasformatore, tra il PA e la resistenza di carico. Rete che, come è stato spiegato nei capitoli precedenti, costituisce un ruolo fondamentale nel realizzare la giusta impedenza per permettere il funzionamento in classe J. Viene quindi eseguita una trasformazione di impedenza che riduce R_L al valore R in modo da rendere necessario uno swing di tensione minore per fornire al carico la potenza richiesta. Questo calo di tensione però implica un aumento dello stesso fattore della corrente generata dai transistor.

Se si esprime in serie di Fourier l'andamento ideale di corrente (1.34), quello che si ottiene è:

$$i_D(t) = \frac{i_{rf}}{\pi} + \frac{i_{rf}}{2}cos(wt) + \frac{2}{3\pi}i_{rf}cos(2wt).$$
 (2.17)

La prima armonica è perciò caratterizzata da un'ampiezza massima pari a $\frac{i_{rf}}{2}$. Imponendo la potenza di 0.1mW sulla resistenza trasformata $R=7.2\Omega$ si può calcolare il valore i_{rf} necessario:

$$P = \frac{1}{2}R\left(\frac{i_{rf}}{2}\right)^2 \iff i_{rf} = \sqrt{\frac{8P}{R}}.$$
 (2.18)

Andando a sostituire quest'ultimo in (2.17) è possibile ricavare il picco I_{max} della forma d'onda di corrente i_D con il quale dimensionare i transistor.

Per un MOSFET in saturazione, con un valore fissato per la tensione di overdrive $(V_{ov} = 200mW)$, imponendo la corrente massima si può scrivere

$$I_{max} = \frac{k'}{2} \frac{W}{L} \frac{V_{ov}^2}{1 + \theta V_{ov}}$$
 (2.19)

con $k' = \mu_n C_{ox}$ e θ parametro della tecnologia dipendente dalla lunghezza di canale L che tiene conto degli effetti di canale corto. Si ricava così il rapporto W/L con il quale dimensionare i transistor.

Una volta fissate le dimensioni dei mos è importante verificare il valore di capacità parassita che offrono al nodo di uscita perchè andrà a contribuire, se non realizzare completamente, la capacità C_0 del carico. In fase di progettazione questa verifica, una volta imposte le dimensioni ideali calcolate, ha portato ad un valore di capacità superiore a quello voluto, per questo si è reso necessario diminuire le grandezze dei dispositivi fintanto che non è stato realizzato un valore di C_0 molto prossimo a (2.14). È utile notare che anche il trasformatore andrà a contribuire alla C_0 con la sua capacità parassita al secondario.

2.3 Circuito di polarizzazione

Il PA necessita di un circuito di polarizzazione per fissare il punto di lavoro in assenza di segnale di ingresso. Sarà responsabile quindi di generare le tensioni DC ai nodi dei transistor in modo da imporre una certa corrente di bias (I_{bias}) .

Si è scelto di utilizzare lo specchio di corrente cascode high swing di figura 2.8, dove M1 e M2 rappresentano i transistor di un ramo dell'amplificatore di potenza. Questa configurazione, a differenza di un normale specchio di corrente, permette di diminuire di un termine pari alla tensione di soglia V_{th} la minima V_o necessaria per mantenere i transistor del PA in saturazione. Sotto l'ipotesi di tensione di overdrive uguale per i diversi mos risulta quindi [43]:

$$V_{o,min} = 2V_{ov}. (2.20)$$




Figura 2.8: Schema di uno specchio di corrente cascode high swing usato per polarizzare il PA.

Per dimensionare lo specchio si è fissata inizialmente $I_{bias} = I_{ref} = \frac{I_{max}}{10}$ e si sono posti i transistor M3 e M4 delle stesse dimensioni di quelli del PA. Il MOSFET M5 invece, è stato realizzato con una larghezza di canale minore così da alzare la tensione $V_{DS,M3}$, ponendo attenzione a non mandare in triodo M4. Allo scopo di diminuire il consumo di potenza legato al circuito di polarizzazione, sono state scalate della stessa quantità sia le correnti I_{ref} che il fattore di forma di M3, M4 ed M5. Così facendo si è mantenuta costante la tensione di overdrive e non è stato modificato il punto di lavoro dei transistor. In altre parole l'angolo di conduzione è restato fisso perchè la V_{GS} è rimasta inalterata. Diverse prove hanno portato alla realizzazione di un fattore di specchio pari a 11.

Attraverso delle simulazioni è stato poi aggiustato il valore di I_{ref} in modo da raggiungere il compromesso più soddisfacente tra potenza in uscita ed efficienza. Variare I_{ref} , e di conseguenza I_{bias} , ha l'effetto teorico di portare l'amplificatore a lavorare più in classe B (maggiore efficienza) se la corrente di riposo cala, e più in classe A (maggiore potenza) se I_{bias} cresce. Agendo poi sulle dimensioni di M5 è stata massimizzata la tensione V_{DS} dei driver in modo da mantenerli in saturazione il più possibile ed evitare, quando sono in conduzione, il loro funzionamento in triodo. Questo è vantaggioso in termini di potenza d'uscita come si può vedere dal grafico in figura 2.9 che mostra l'andamento di P_{out} in funzione di P_{in} per diversi valori di V_{DS} dei driver. Lo stesso vale per la PAE riportata in figura 2.10. Altro parametro che si è preso in considerazione nella messa a punto del circuito di bias è il 1dB-compression point. Si è fatto in modo che la potenza in ingresso necessaria per ottenere i 20dBm in uscita risultasse inferiore alla P_{in} responsabile di una compressione di 1dB così da mantenere una buona linearità e diminuire le distorsioni.




Figura 2.9: Potenza di uscita al variare della potenza di ingresso per diversi valore di tensione V_{DC} di polarizzazione dei driver.




Figura 2.10: PAE al variare della potenza di ingresso per diversi valore di tensione V_{DC} di polarizzazione dei driver.

2.4 Miglioramento AM-to-PM conversion

La modalità di funzionamento in classe AB per un amplificatore di potenza offre una buona linearità unita a discreti livelli di efficienza. Nonostante la sua linearità sia superiore a quella di un classe B, spesso non è sufficiente per rispettare le specifiche imposte. Questo è dovuto soprattutto al passaggio tra lo stato ON e quello OFF del transistor che comporta distorsione. Un PA in classe AB è infatti polarizzato con una V_{GS} prossima alla tensione di soglia in modo da riuscire a spegnersi e diminuire l'angolo di conduzione con un conseguente miglioramento dell'efficienza.

Come dimostrato in [44], molti effetti di distorsione sono introdotti dalle capacità parassite connesse al gate del transistor e, in particolare, un ruolo dominante è quello della capacità gate-source. La C_{gs} per un n-mos (figura 2.12) presenta, al variare della V_{GS} , un andamento tipico crescente in corrispondenza della tensione di soglia che è solitamente approssimato con un gradino. In figura 2.12 è anche rappresentato l'andamento della capacità di gate di un p-mos in funzione della tensione gate-source, con V_{DS} costante. Si può notare come il suo comportamento sia esattamente complementare a quello di un n-mos. Questa caratteristica rende possibile la compensazione della variazione di C_g di un n-mos mediante un p-mos opportunamente dimensionato e polarizzato, connesso come lo schema di figura 2.11. Così facendo la capacità totale all'ingresso dei MOSFET risulta quasi costante riducendo la distorsione generata al gate e di conseguenza quella riportata al drain.




Figura 2.11: Schema per compensare la variazione della capacità di gate di un n-mos utilizzando un dispositivo p-mos.

Il cambiamento del valore di C_g nei due dispositivi avviene in corrispondenza della propria tensione di soglia. È quindi necessario, perchè le due variazioni possano compensarsi tra loro, polarizzare il dispositivo p-mos con una tensione V_{PP} pari a:

$$V_{PP} = V_{th,n} - V_{th,p}. (2.21)$$

Inoltre, notando che il MOSFET di tipo n passa dalla weak alla strong inversion e che il MOSFET di tipo p lavora in triodo, si possono approssimare le variazioni di capacità ai due gate come [44]:

$$\begin{cases} \Delta C_{g,n} \approx \Delta C_{gs,n} \approx \frac{2}{3} W_n L_n C_{ox,n} \\ \Delta C_{g,p} \approx \Delta (C_{gs,p} + C_{gd,p}) \approx W_p L_p C_{ox,p}. \end{cases}$$
(2.22)

Imponendo infine l'uguaglianza tra $\Delta C_{g,n}$ e $\Delta C_{g,p}$ si ottiene una condizione che può essere usata per calcolare una stima iniziale delle dimensioni del p-mos:

$$\frac{\Delta C_{g,n}}{\Delta C_{g,p}} \approx \frac{2}{3} \frac{W_n L_n C_{ox,n}}{W_p L_p C_{ox,p}} \approx 1. \tag{2.23}$$

In questo modo, e con una successiva messa a punto mediante simulazioni, si sono istanziati nel circuito dei dispositivi di tipo p tali da produrre una ΔC_g totale visibile in figura 2.12.

È importante notare che se da un lato l'aggiunta del p-mos migliora la linearità del sistema, dall'altro aumenta notevolmente la capacità di ingresso totale (risulta circa il doppio) con una conseguente diminuzione di efficienza dovuta alla maggior potenza necessaria per pilotare la combinazione dei due MOSFET.




Figura 2.12: Andamenti delle capacità di gate per i dispositivi n-mos e p-mos usati nella realizzazione del PA con relativa somma $\Delta C_g = C_{g,n} + C_{g,s}$.

2.5 Rete di adattamento in ingresso

L'obiettivo di una rete di adattamento posta tra la sorgente di segnale e l'ingresso dell'amplificatore è quello di massimizzare il trasferimento di potenza e di conseguenza lo swing di tensione. Inoltre è utile per eseguire la trasformazione da single-ended a differenziale. Per questi motivi si è deciso di utilizzare un trasformatore con delle capacità in parallelo alle due porte tali da formare quello che in inglese prende il nome di transformer-based resonator (figura 2.13).




Figura 2.13: Schema elettrico di un transformer-based resonator.

Questo dispositivo è un risuonatore che sotto opportune condizioni presenta delle caratteristiche utili per eseguire un adattamento. In particolare, come descritto in [45], nei pressi della risonanza si può approssimare il suo comportamento con un parallelo RLC ottenendo il modello di figura 2.14.




Figura 2.14: Schema elettrico per il modello del transformer-based resonator valido alla risonanza.

Si è notato che, sempre alla risonanza (sono presenti due possibili modi di oscillazione, w_L e w_H), l'ammettenza della porta 1 è puramente resistiva (R_{eq}), mentre la sua suscettanza può essere approssimata con una del secondo ordine in modo da risultare esprimibile come combinazione parallelo di un'induttanza (Leq) e di una capacità (C_{eq}).

Con riferimento alla figura 2.13, esprimendo $w_1^2 = (L_1C_1)^{-1}$ e $w_2^2 = (L_2C_2)^{-1}$, si può definire il parametro $\xi = (\frac{w_1}{w_2})^2$. È stato dimostrato, sempre in [45], che per $\xi = 1$ sono valide delle equazioni semplificate per i componenti del circuito 2.14:

$$w_{L,H}^2 = \frac{w_0^2}{1 \pm |k|} \tag{2.24}$$

$$L_{eq,L,H} = \frac{1 \pm |k|}{2} L_1 \tag{2.25}$$

$$C_{eq,L,H} = 2C_1 (2.26)$$

$$R_{eq,L,H} = R_1 Q_1^2 \cdot \frac{(1 \pm |k|)^2}{1 + \frac{Q_1}{Q_2}}$$
(2.27)

$$A_{v21,L,H} = \frac{V_2}{V_1} = \pm n \tag{2.28}$$

dove $w_0 = w_1 = w_2$, e k è il fattore di accoppiamento magnetico tra L_1 e L_2 , induttanze caratterizzate dai fattori di qualità Q_1 e Q_2 . Utilizzando le formule appena elencate e conoscendo l'impedenza capacitiva presente in ingresso al PA, che corrisponde a C_2 di figura 2.13, è stato possibile realizzare un adattamento in ingresso descritto dall'andamento in figura 2.15, con un S11 pari a circa -21dB alla frequenza operativa di 10GHz.




Figura 2.15: Andamento del parametro S11 del PA in funzione della frequenza.

Capitolo 3

Risultati di simulazione




Figura 3.1: Schema elettrico del PA analizzato senza circuito di polarizzazione.

Nel capitolo precedente sono state illustrate le metodologie di dimensionamento usate nel corso di questa tesi. Se si vanno ad unire i vari step di progettazione si ottiene il circuito di figura 3.1 dove il relativo schema di polarizzazione, che fornisce le tensioni DC indicate con $V_{cascode}$ e V_{driver} , è quello mostrato in figura 2.8.

Si può distinguere la rete di carico formata da un trasformatore centre tapped connesso alla resistenza R_L da 50Ω . A DC gli induttori si comportano come un cortocircuito permettendo la polarizzazione dei transistor con la corrente imposta dallo specchio cascode high-swing. Come spiegato in precedenza, l'accoppiamento magnetico non perfetto del trasformatore, unito alle capacità del nodo di drain dei mosfet, rendono possibile la realizzazione del comportamento voluto alla prima e alla seconda armonica.

Il core dell'amplificatore è realizzato con una struttura cascode in modo da migliorare la stabilità del circuito. Inoltre questa configurazione aumenta la resistenza d'uscita del sistema, migliora l'isolamento tra ingresso ed uscita, ed incrementa il guadagno. Tuttavia va a limitare la possibile escursione di tensione del nodo d'uscita a causa della V_{ds} dei due transistor.

Sono poi presenti due dispositivi PMOS connessi tramite il gate al PA e polarizzati con V_{DS} nulla tramite la tensione V_{PP} . In questo modo non sono attivi e offrono solo la loro capacità di gate per compensare quella dei MOS di tipo n, migliorando la conversione AM-PM.

È infine visibile un secondo trasformatore a presa centrale connesso da un lato alla tensione di ingresso, e dall'altro ai MOS. Questo, sfruttando il condensatore C_{in} e la capacità di ingresso del PA, esegue l'adattamento tra la sorgente e l'amplificatore in modo da presentare in ingresso ai transistor una tensione differenziale il più ampia possibile ed indipendente da k. Inoltre permette di polarizzare i gate dei driver e trasforma l'ingresso da single-ended a differenziale.

In seguito verranno analizzati i risultati relativi alle forme d'onda e alle figure di merito del PA con i componenti ottenuti dal dimensionamento fatto per erogare 20dBm sul carico. Verrà poi presentata una prima implementazione del trasformatore di uscita che risulterà però poco performante a causa del valore elevato del rapporto di trasformazione n. Per questo motivo verrà illustrata una seconda realizzazione del trasformatore utilizzabile per una specifica di P_{out} pari a 17dBm. I parametri estratti da questi due layout verranno poi inseriti nel circuito dell'amplificatore e sarà presentato un confronto tra le FoM dei PA in grado di erogare rispettivamente 20dBm e 17dBm su 50Ω di carico.

3.1 Circuito con trasformatore teorico

Per verificare il corretto funzionamento in classe J dell'amplificatore, si sono analizzate per prima cosa le forme d'onda al nodo d'uscita. Per eseguire una simulazione in grado di approssimare il più possibile un comportamento reale è stato considerato un valore di fattore di accoppiamento magnetico k pari a 0.7 sia per il trasformatore di uscita che per quello di ingresso. Inoltre è stato considerato un fattore di qualità finito Q=15 per tutte le induttanze. Questo è stato modellato con una resistenza in serie agli induttori, calcolata alla frequenza di 10GHz secondo la formula:

$$R_s = \frac{wL}{Q}. (3.1)$$

In figura 3.2 sono mostrati gli andamenti di tensione e corrente. Si è considerata una potenza di ingresso di poco inferiore a quella relativa al 1dB-compression point in modo da non introdurre troppa distorsione. Le semplificazioni introdotte nella modellizzazione della classe J, in particolare il fatto di considerare nullo il contributo delle armoniche superiori alla seconda, unito alle resistenze serie del primario e secondario del trasformatore, allontanano il comportamento reale da quello ideale. Inoltre la tensione non approccia lo zero ma un valore più alto dettato dalla minima tensione necessaria per mantenere i transistor in saturazione.




Figura 3.2: Forme d'onda di tensione e corrente al drain del transistor di cascode.

Per quanto riguarda le FoM in figura 3.3 e 3.4 sono visibili l'andamento della potenza d'uscita in funzione della potenza in ingresso, con il rispettivo 1dB-compression

point. Il primo grafico mostra il comportamento del PA ad una temperatura di $27^{\circ}C$ mentre il secondo è stato ricavato ad $80^{\circ}C$. In entrambi i casi l'amplificatore riesce ad erogare sul carico la potenza di 20dBm richiesta. Come si può notare l'ingresso necessario per raggiungere questa specifica è inferiore ma molto prossimo al punto di compressione. Questo dipende dalla tensione di polarizzazione V_{driver} scelta per massimizzare la PAE e permettere una minore potenza di ingresso necessaria a raggiungere 20dBm di potenza in uscita. Ad $80^{\circ}C$ l'uscita richiesta si raggiunge quando il PA è già in compressione.

In figura 3.5 è rappresentata la power added efficiency del dispositivo a differenti temperature. Il massimo valore raggiunto a $27^{\circ}C$ è pari al 23.3%. Ad $80^{\circ}C$ il guadagno di potenza risulta inferiore, come visibile anche dal confronto in figura 3.6, e questo si ripercuote in un minor valore di picco per la PAE.

L'andamento della fase del segnale di uscita al variare della potenza in ingresso, parametro importante per quanto detto nei capitoli precedenti, è mostrato in figura 3.8. Da qui si possono dedurre informazioni riguardanti la conversione AM-to-PM. La variazione di fase risulta di circa 8° a 27°C mentre sale a circa 11° alla temperatura di 80°C. Per dimostrare il contributo positivo apportato dai PMOS nel tentativo di ridurre la variazione di capacità in ingresso al PA, si propone un confronto tra la fase del segnale d'uscita per due diverse implementazioni: una con il PMOS e una senza PMOS. In entrambi i casi la rete di ingresso è stato ottimizzata in modo da garantire comunque l'adattamento. Come visto in precedenza, l'inserimento del MOSFET di tipo p porta ad una variazione di fase di circa 8° mentre, come si può dedurre dalla figura 3.9, la mancanza della rete di compensazione di capacità porta ad una variazione di fase del segnale d'uscita circa tre volte superiore e pari a 25°. Il confronto è stato fatto alla temperatura di $27^{\circ}C$. Nonostante il significativo impatto dei PMOS, la variazione di fase resta comunque abbastanza elevata, questo è dovuto alle dimensioni dei MOSFET che, occupando molta area, comportano una capacità elevata e una variazione di quest'ultima, sebbene limitata, implica comunque degli effetti notevoli. E interessante anche analizzare come la potenza di uscita e la power added efficiency si comportano in presenza o meno dei PMOS: dalle figure 3.10 e 3.11 è visibile che mentre la potenza di saturazione resta nei due casi invariata, il guadagno e il picco di PAE risultano inferiori con la presenza dei PMOS. Questo è direttamente legato alla diminuzione dell'efficienza di drain riscontrabile con la rete di linearizzazione della capacità di ingresso (figura 3.12) e può essere influenzato anche da un diverso comportamento, nei due casi, della rete di adattamento tra sorgente e PA.

Infine, in figura 3.13, si riporta la potenza di uscita al variare della frequenza. La banda a -1dB evidenziata risulta superiore ad 1GHz.




Figura 3.3: Potenza di uscita e 1dB-compression point alla temperatura di 27°C.




Figura 3.4: Potenza di uscita e 1dB-compression point alla temperatura di 80°C.




Figura 3.5: Power added efficiency alla temperatura di $27^{\circ}C$ e $80^{\circ}C$.




Figura 3.6: Guadagno di potenza in funzione dell'ingresso.




Figura 3.7: Efficienza di drain del PA, a diverse temperature, in funzione della potenza di ingresso.




Figura 3.8: Fase del segnale di uscita al variare della potenza d'ingresso.




Figura 3.9: Confronto tra la fase della tensione di uscita rispettivamente con e senza l'utilizzo dei PMOS alla temperatura di 27°C.




Figura 3.10: Confronto tra la potenza di uscita rispettivamente con e senza l'utilizzo dei PMOS alla temperatura di $27^{\circ}C$.




Figura 3.11: Confronto tra PAE misurate rispettivamente con e senza l'utilizzo dei PMOS alla temperatura di $27^{\circ}C$.




Figura 3.12: Confronto tra efficienze di drain misurate rispettivamente con e senza l'utilizzo dei PMOS alla temperatura di $27^{\circ}C$.




Figura 3.13: Potenza di uscita al variare della frequenza nell'intorno di 10GHz, alla temperatura di 27°C.

3.2 Trasformatore di uscita

Vista la fondamentale importanza che ricopre il carico in un amplificatore che opera in classe J, si è deciso di realizzare il layout del trasformatore d'uscita per poter verificare se i parametri di induttanza e fattore di accoppiamento risultati dal dimensionamento sono implementabili e con che grado di approssimazione. Una volta disegnati i componenti si sono estratti i diversi parametri per poterli poi usare nelle simulazioni del circuito completo che verranno presentate nel prossimo paragrafo.

Il trasformatore implementato, relativo ad un dimensionamento per avere 20dBm sul carico è quello mostrato nelle figure 3.14 e 3.15. Presenta un avvolgimento primario fatto da due spire in metallo 8 (verde) con in serie una terza spira in metallo 6 (grigio) esattamente sotto a quella più interna così da aumentare la mutua induttanza e ridurre il diametro esterno. Il secondario è realizzato dalla spira più interna con i metalli 7 ed 8 messi in parallelo per diminuire la densità di corrente di ognuno; è poi connesso in parallelo un ulteriore avvolgimento più esterno sul metal 7 per aumentare l'accoppiamento magnetico con il primario. Si è cercato di rendere le tracce il più spesse possibili e di utilizzare gli strati di metallo superficiali per abbassare la resistenza serie degli induttori. Inoltre si è posta attenzione a non eccedere con la larghezza per non aumentare troppo le capacità parassite. Si ricorda che il secondario è connesso al PA, mentre il primario al carico e che la tecnologia usate prevede 8 livelli di metallizzazione dove il primo è quello più profondo.

Con questa configurazione i parametri ottenuti alla frequenza di 10GHz sono

visibili in figura 3.16, 3.17, 3.18 e risultano:

$$L_p = 1.34nH,$$
 $Q_p = 7.2,$ (3.2)

$$L_s = 118pH,$$
 $Q_s = 10.7,$ (3.3)

$$k = 0.66.$$
 (3.4)




Figura 3.14: Vista dall'alto del trasformatore di uscita dimensionato per avere 20dBm sul carico.




Figura 3.15: Trasformatore di uscita dimensionato per avere 20dBm sul carico.




Figura 3.16: Induttanze del trasformatore dimensionato per avere 20dBm sul carico.




Figura 3.17: Fattore di qualità delle induttanze del trasformatore dimensionato per avere $20dBm\ sul\ carico.$




Figura 3.18: Fattore di accoppiamento magnetico del trasformatore dimensionato per avere $20dBm\ sul\ carico.$

I fattori di qualità ottenuti sono piuttosto bassi soprattutto per il valore più grande di induttanza. Questo è causato dalla notevole lunghezza della traccia che comporta una elevata resistenza serie. Inoltre anche il fattore di accoppiamento magnetico non è perfettamente quello desiderato a causa della grande differenza tra i valori di L_p ed L_s che impediscono di disporre gli avvolgimenti in maniera ottimale allo scopo di aumentare k. Tutti questi fattori influiscono negativamente sul comportamento del PA.

Vista la difficoltà nel realizzare un trasformatore con prestazioni soddisfacenti si è deciso di dimensionare l'amplificatore di potenza per fornire 17dBm su un carico da 50Ω . In questo modo il trasformatore d'uscita deve effettuare una trasformazione di impedenza meno radicale e necessita quindi di un minor rapporto n. Si riesce così a realizzare un dispositivo più performante che meglio approssima i valori teorici. Il nuovo layout è rappresentato in figura 3.19 e 3.20. È costituito da un primario (verde scuro) disposto sul metallo 8 a formare tre spire connesse il serie; il secondario (verde chiaro) è formato da due spire in parallelo sul metallo 8 replicate poi su M7 per distribuire meglio la corrente. I parametri che si ottengono differiscono, per quanto riguarda le induttanze, di qualche decina di pico Henry dai valori teorici, e risultano:

$$L_p = 1.6nH,$$
 $Q_p = 13.9,$ (3.5)

$$L_s = 209pH,$$
 $Q_s = 11.8,$ (3.6)

$$k = 0.7. (3.7)$$




Figura 3.19: Vista dall'alto del trasformatore di uscita dimensionato per avere 17dBm sul carico.




Figura 3.20: Trasformatore di uscita dimensionato per avere 17dBm sul carico.




Figura 3.21: Induttanze del trasformatore dimensionato per avere $17dBm\ sul\ carico.$




Figura 3.22: Fattore di qualità delle induttanze del trasformatore dimensionato per avere $17dBm\ sul\ carico.$




Figura 3.23: Fattore di accoppiamento magnetico del trasformatore dimensionato per avere 17dBm sul carico.

3.3 Circuito con trasformatore reale

L'implementazione che rispetta una specifica di P_{out} pari a 17dBm può essere di interesse per applicazioni di power combining dove dispositivi che offrono meno potenza di uscita ma che risultano più efficienti, sono connessi in precise configurazioni in modo da convergere su un unico carico. Vengono di seguito proposte le principali figure di merito degli amplificatori di potenza nei due dimensionamenti, entrambi con i parametri reali del relativo trasformatore di uscita.




Figura 3.24: Potenza di uscita e 1dB-compression point (dimensionamento per 17dBm).




Figura 3.25: Potenza di uscita e 1dB-compression point (dimensionamento per 20dBm).




Figura 3.26: Confronto tra PAE nei due diversi dimensionamenti.




Figura 3.27: Confronto tra guadagno di potenza nei due diversi dimensionamenti.





Figura 3.28: Confronto tra efficienza di drain nei due diversi dimensionamenti.



 $\label{eq:confront} \mbox{Figura 3.29: } Confronto\ tra\ fasi\ del\ segnale\ d'uscita\ nei\ due\ diversi\ dimensionamenti.$

Capitolo 4

Conclusione

In questa tesi è stata trattata la progettazione di un amplificatore di potenza in classe J, in grado di fornire 20dBm, alla frequenza di 10GHz, su un carico di 50Ω .

La classe J è un particolare tipo di classe AB dove viene imposta una specifica condizione sull'impedenza di carico alla prima e seconda armonica. In questo modo si sfruttano le non idealità introdotte dai componenti parassiti dei transistor per aumentare le prestazioni del PA. Un approccio del genere permette di raggiungere elevati livelli di efficienza senza sacrificare la linearità, parametro molto importante nei sistemi di comunicazione che adoperano modulazioni avanzate.

Lo scopo principale della tesi è stato quello di verificare che performance si riescono ad ottenere realizzando il design con transistor MOSFET, piuttosto che usare dispositivi, come i bipolari, più performanti ma anche più costosi. Inoltre si è voluto verificare se nel contesto della classe J, la tecnica di linearizzazione della capacità di ingresso basata sull'utilizzo di PMOS risulta efficace o meno.

Per rispondere a queste domande è stato per prima cosa studiato un modello teorico utile per stimare i diversi parametri relativi al funzionamento del circuito e al suo dimensionamento. Successivamente, tramite simulazioni al calcolatore, è stato validato il modello e si sono effettuate delle migliorie per ottimizzare le prestazioni del sistema.

Il risultato ottenuto è un amplificatore di potenza in classe J totalmente integrato, realizzato in tecnologia $0.13\mu m$ CMOS. Questo, alla frequenza di 10GHz, con una alimentazione da 1.2V, è in grado di raggiungere una potenza di saturazione pari a 23dBm con una PAE massima del 23.3%. Tali valori sono comparabili e in certi casi migliori rispetto a quelli presenti in letteratura relativi ad amplificatori che operano alla stessa frequenza e sempre in tecnologia CMOS (figura 4.1). Si è poi giunti alla conclusione che utilizzare una litografia da 130nm a 10GHz per l'applicazione descritta in questa tesi comporta delle limitazioni sia in termini di transistor, che risultano di dimensioni notevoli per poter gestire la corrente richiesta, sia i termini di realizzazione delle reti di ingresso ed uscita. Inoltre, sebbene in altre tecnologie, come quella bipolare, a parità di nodo tecnologico si riescono a raggiungere le prestazioni richieste più agevolmente, non è però disponibile un modo

per ridurre agevolmente la conversione AM-PM, parametro sempre più importante nelle future applicazioni. A questo proposito, la tecnica di compensazione della capacità di ingresso dell'amplificatore mediante l'utilizzo di PMOS si è dimostrata efficace, a patto di avere area sufficiente per istanziare i MOSFET di tipo p. Le loro dimensioni infatti risultano paragonabili, se non superiori a quelle dei dispositivi attivi del PA.

	Freq.[GHz]	$P_{sat}[dBm] \\$	$\mathbf{PAE}[\%]$	$ m V_{DD}$	Tecnologia
[46]	10	24.5	18	3V	$0.18\mu m \text{ CMOS}$
[47]	9	20.3	28.9	2.6V	$0.11 \mu m \text{ CMOS}$
[48]	5.2/13	25.2	21.6	2.8V	90nm CMOS
this work	10	23	23.3	1.2V	$0.13\mu m \text{ CMOS}$

Figura 4.1: Confronto tra il lavoro svolto in tesi e altri PA, presenti in letteratura, con tecnologia e litografia simili.

4.1 Sviluppi futuri

Tra gli sviluppi futuri di questo lavoro, il primo in ordine di importanza è una realizzazione su silicio del sistema presentato. In questo modo possono essere effettuate delle misure per caratterizzare le figure di merito dell'amplificatore. L'implementazione pratica introduce infatti componenti parassiti, difficilmente modellabili in simulazione, che possono influenzare significativamente il comportamento del dispositivo.

Allo scopo di ottenere un circuito con dimensioni più contenute sarebbe utile realizzare il tutto con una tecnologia più scalata. In questo modo possono essere sfruttati anche alcuni vantaggi come la frequenza di transizione che aumenta con il diminuire del nodo tecnologico e la riduzione di componenti parassiti.

Un'altra prospettiva allettante è quella di prendere in considerazione il power combining. Si possono così rilassare le specifiche sulla potenza d'uscita a favore dell'efficienza per poi combinare diversi dispositivi insieme.

Resta infine da verificare come questo progetto sia scalabile alle frequenze più elevate che entreranno probabilmente a far parte dello standard 5G.

Bibliografia

- [1] Zhouyue Pi and Farooq Khan. An introduction to millimeter-wave mobile broadband systems. *IEEE Communications Magazine*, pages 101–107, June 2011.
- [2] ITU Radiocommunication Study Groups. Minimum requirements related to technical performance for imt-2020 radio interface(s), February 2017.
- [3] S. Aloui, B. Leite, N. Demirel, R. Plana, D. Belot, and E. Kerherve. High-gain and linear 60-ghz power amplifier with a thin digital 65-nm cmos technology. *IEEE Transactions on Microwave Theory and Techniques*, 61(6):2425–2437, June 2013.
- [4] P. M. Farahabadi and K. Moez. A dual-mode highly efficient 60 ghz power amplifier in 65 nm cmos. In 2014 IEEE Radio Frequency Integrated Circuits Symposium, pages 155–158, June 2014.
- [5] A. Hamidian, V. Subramanian, R. Doerner, R. Shu, A. Malignaggi, M. K. Ali, and G. Boeck. 60 ghz power amplifier utilizing 90 nm cmos technology. In 2011 IEEE International Symposium on Radio-Frequency Integration Technology, pages 73–76, Nov 2011.
- [6] B. Martineau, V. Knopik, A. Siligaris, F. Gianesello, and D. Belot. A 53-to-68ghz 18dbm power amplifier with an 8-way combiner in standard 65nm cmos. In 2010 IEEE International Solid-State Circuits Conference - (ISSCC), pages 428–429, Feb 2010.
- [7] C. Y. Law and A. V. Pham. A high-gain 60ghz power amplifier with 20dbm output power in 90nm cmos. In 2010 IEEE International Solid-State Circuits Conference (ISSCC), pages 426–427, Feb 2010.
- [8] H. Asada, K. Matsushita, K. Bunsen, K. Okada, and A. Matsuzawa. A 60ghz cmos power amplifier using capacitive cross-coupling neutralization with 16 % pae. In 2011 6th European Microwave Integrated Circuit Conference, pages 554–557, Oct 2011.

- [9] P. Masoumi Farahabadi and K. Moez. A 60-ghz dual-mode distributed active transformer power amplifier in 65-nm cmos. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, 24(5):1909–1916, May 2016.
- [10] D. Zhao and P. Reynaert. A 60-ghz dual-mode class ab power amplifier in 40-nm cmos. *IEEE Journal of Solid-State Circuits*, 48(10):2323–2337, Oct 2013.
- [11] J. R. Powell, M. J. Uren, T. Martin, A. McLachlan, P. Tasker, S. Woodington, J. Bell, R. Saini, J. Benedikt, and S. C. Cripps. Gaas x-band high efficiency (65%) broadband (30%) amplifier mmic based on the class b to class j continuum. In 2011 IEEE MTT-S International Microwave Symposium, pages 1–4, June 2011.
- [12] Y. Qiong, H. Lin, C. Lei, R. Ying, S. Jie, Z. Shulin, Z. Wei, L. Shengfu, and L. Zongsheng. A sige bicmos class a power amplifier targeting 5.5ghz application. In 2011 Asia Pacific Conference on Postgraduate Research in Microelectronics Electronics, pages 78–81, Oct 2011.
- [13] T. J. Farmer, A. Darwish, B. Huebschman, E. Viveiros, H. A. Hung, and M. E. Zaghloul. Class-a stacked sige hbt power amplifier at millimeter-wave. In 2011 International Semiconductor Device Research Symposium (ISDRS), pages 1–2, Dec 2011.
- [14] A. Sarkar, K. Greene, and B. Floyd. A power-efficient 4-element beamformer in 120-nm sige bicmos for 28-ghz cellular communications. In 2014 IEEE Bipolar/BiCMOS Circuits and Technology Meeting (BCTM), pages 68-71, Sept 2014.
- [15] M. Love, D. Decle Colin, and M. Thian. A 5-ghz class-e power amplifier with an inverse class-b driver on 65nm cmos. In 2017 Integrated Nonlinear Microwave and Millimetre-wave Circuits Workshop (INMMiC), pages 1–3, April 2017.
- [16] K. Datta and H. Hashemi. Performance limits, design and implementation of mm-wave sige hbt class-e and stacked class-e power amplifiers. *IEEE Journal* of Solid-State Circuits, 49(10):2150-2171, Oct 2014.
- [17] A. Chakrabarti and H. Krishnaswamy. High power, high efficiency stacked mmwave class-e-like power amplifiers in 45nm soi cmos. In *Proceedings of the IEEE 2012 Custom Integrated Circuits Conference*, pages 1–4, Sept 2012.
- [18] S. Y. Mortazavi and K. J. Koh. 14.4 a class f-1/f 24-to-31ghz power amplifier with 40.7% peak pae, 15dbm op1db, and 50mw psat in 0.13μ sige bicmos. In 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC), pages 254–255, Feb 2014.

- [19] M. Love, M. Thian, and A. Grebennikov. A 5-ghz class-e3f2 power amplifier with 51% pae and 21-dbm output power on 65nm cmos. In 2017 IEEE 18th Wireless and Microwave Technology Conference (WAMICON), pages 1–4, April 2017.
- [20] H. R. Khan and Q. Wahab. A 24 ghz class-a power amplifier in 0.13um cmos technology. In 2011 3rd International Conference on Computer Research and Development, volume 3, pages 314–317, March 2011.
- [21] T. Qumerais, L. Moquillon, S. Pruvost, J. M. Fournier, P. Benech, and N. Corrao. A cmos class-a 65nm power amplifier for 60 ghz applications. In 2010 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF), pages 120–123, Jan 2010.
- [22] N. Rostomyan, J. A. Jayamon, and P. Asbeck. 15 ghz 25 dbm multigate-cell stacked cmos power amplifier with 32 % pae and 30 db gain for 5g applications. In 2016 11th European Microwave Integrated Circuits Conference (EuMIC), pages 265–268, Oct 2016.
- [23] S. Shakib, H. C. Park, J. Dunworth, V. Aparin, and K. Entesari. A highly efficient and linear power amplifier for 28-ghz 5g phased array radios in 28-nm cmos. *IEEE Journal of Solid-State Circuits*, 51(12):3020–3036, Dec 2016.
- [24] B. Park, Daechul Jeong, J. Kim, Y. Cho, Kyunghoon Moon, and B. Kim. Highly linear cmos power amplifier for mm-wave applications. In 2016 IEEE MTT-S International Microwave Symposium (IMS), pages 1–3, May 2016.
- [25] A. Alizadeh and A. Medi. A broadband integrated class-j power amplifier in gaas phemt technology. *IEEE Transactions on Microwave Theory and Techniques*, 64(6):1822–1830, June 2016.
- [26] A. Alizadeh and A. Medi. Distributed class-j power amplifiers. *IEEE Transactions on Microwave Theory and Techniques*, 65(2):513–521, Feb 2017.
- [27] A. Alizadeh, M. Frounchi, and A. Medi. Dual-band design of integrated class-j power amplifiers in gaas phemt technology. *IEEE Transactions on Microwave Theory and Techniques*, PP(99):1–12, 2017.
- [28] S. Rezaei, L. Belostotski, F. M. Ghannouchi, and P. Aflaki. Integrated design of a class-j power amplifier. *IEEE Transactions on Microwave Theory and Techniques*, 61(4):1639–1648, April 2013.
- [29] A. Sarkar and B. Floyd. A 28-ghz class-j power amplifier with 18-dbm output power and 35% peak pae in 120-nm sige bicmos. In 2014 IEEE 14th Topical Meeting on Silicon Monolithic Integrated Circuits in Rf Systems, pages 71–73, Jan 2014.

- [30] A. Alizadeh, M. Yaghoobi, and A. Medi. Class- j_2 power amplifiers. *IEEE Transactions on Circuits and Systems I: Regular Papers*, PP(99):1–14, 2017.
- [31] Y. Dong, L. Mao, and S. Xie. Fully integrated class-j power amplifier in standard cmos technology. *IEEE Microwave and Wireless Components Letters*, 27(1):64–66, Jan 2017.
- [32] Thomas H. Lee. The design of CMOS radio-frequency integrated circuits. Cambridge University Press, second edition, 2004.
- [33] JiaShu Chen. Advanced architectures for efficient mm-wave cmos wireless transmitters. Technical Report UCB/EECS-2014-42, Electrical Engineering and Computer Sciences University of California at Berkeley, May 2014.
- [34] N. O. Sokal and A. D. Sokal. Class e-a new class of high-efficiency tuned single-ended switching power amplifiers. *IEEE Journal of Solid-State Circuits*, pages 168–176, June 1975.
- [35] Domine Leenaerts, Johan van der Tang, and Cicero S. Vaucher. *Circuit design for RF transceivers*. Kluwer Academic Publishers, 2001.
- [36] Steve C. Cripps. RF Power Amplifiers for Wireless Communications. Artech House, second edition, 2006.
- [37] J. D. Rhodes. Output universality in maximum efficiency linear poweramplifiers. *INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS*, pages 31:385–405, 2003.
- [38] Frederick H. Raab. Class-e, class-c, and class-f power amplifiers based upon a finite number of harmonics. *IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES*, pages 49(8): 1462–1468, August 2001.
- [39] Steve C. Cripps, Paul J. Tasker, Alan L. Clarke, Jonathan Lees, and Johannes Benedikt. On the continuity of high efficiency modes in linear rf power amplifiers. *IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS*, pages 19(10): 665–667, October 2009.
- [40] Tim Canning, Paul J. Tasker, and Steve C. Cripps. Continuous mode power amplifier design using harmonic clipping contours: Theory and practice. *IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES*, pages 62(1):100–110, January 2014.
- [41] Behzad Razavi. RF MICROELECTRONICS. Prentice Hall, second edition, 2012.

- [42] Paolo Scaramuzza. Progetto di un amplificatore di potenza in classe j in tecnologia bipolare. Master's thesis, Università degli studi di Padova, a.a. 2015-2016.
- [43] Paul R. Gray, Paul J. Hurst, Stephen H. Lewis, and Robert G. Meyer. ANA-LYSIS AND DESIGN OF ANALOG INTEGRATED CIRCUITS. JohnWiley & Sons, fifth edition, 2009.
- [44] Chengzhou Wang, Mani Vaidyanathan, and Lawrence E. Larson. A capacitance-compensation technique for improved linearity in cmos class-ab power amplifiers. *IEEE JOURNAL OF SOLID-STATE CIRCUITS*, pages 39(11): 1927–1937, November 2004.
- [45] Andrea Mazzanti and Andrea Bevilacqua. On the phase noise performance of transformer-based cmos differential-pair harmonic oscillators. *IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS*, pages 62(9):2334–2341, September 2015.
- [46] J. P. Comeau, E. W. Thoenes, A. Imhoff, and M. A. Morton. X-band +24 dbm cmos power amplifier with transformer power combining. In 2011 IEEE 11th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pages 49–52, Jan 2011.
- [47] S. Park and S. Jeon. Wideband harmonic-tuned cmos power amplifier with 19.5 dbm output power and 22.6 *Electronics Letters*, 51(9):703–705, 2015.
- [48] H. Wang, C. Sideris, and A. Hajimiri. A cmos broadband power amplifier with a transformer-based high-order output matching network. *IEEE Journal of Solid-State Circuits*, 45(12):2709–2722, Dec 2010.
- [49] Anamarija Juhas and Ladislav A. Novak. Comments on class-e, class-c, and class-f power amplifier based upon a finite number of harmonics. *IEEE TRAN-SACTIONS ON MICROWAVE THEORY AND TECHNIQUES*, pages 57(6): 1623–1625, June 2009.
- [50] Anirban Sarkar and Brian Floyd. A 28-ghz class-j power amplifier with 18-dbm output power and 35% peak pae in 120-nm sige bicmos. In SiRF, 2014.
- [51] Peter Wright, J. Lees, P. J. Tasker, J. Benedikt, and Steve C. Cripps. An efficient, linear, broadband class-j-mode pa realised using rf waveform engineering. In IMS, 2009.
- [52] Amirreza Alizadeh and Ali Medi. A broadband integrated class-j power amplifier in gaas phemt technology. *IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES*, pages 64(6): 1822–1830, June 2016.

- [53] Roberto Quaglia and Steve Cripps. Harmonic clipping contours: numerical computation and extension to higher harmonics. In 46th European Microwave Conference, October 2016.
- [54] T. Canning, P. Tasker, and S. Cripps. Load pull verification of a novel class b/j design tool: Second harmonic clipping contours. In 81st ARFTG Microwave Measurement Conference, pages 1–3, June 2013.
- [55] Sunderarajan S. Mohan, Maria del Mar Hershenson, Stephen P. Boyd, and Thomas H. Lee. Simple accurate expressions for planar spiral inductances. *IEEE JOURNAL OF SOLID-STATE CIRCUITS*, pages 34(10): 1419–1424, October 1999.
- [56] Kohei Onizuka, Hiroaki Ishihara, Masahiro Hosoya, Shigehito Saigusa, Osamu Watanabe, and Shoji Otaka. A 1.9 ghz cmos power amplifier with embedded linearizer to compensate am-pm distortion. IEEE JOURNAL OF SOLID-STATE CIRCUITS, pages 47(8): 1820–1827, August 2012.
- [57] Soheil Golara. Identifying mechanisms of am-pm distortion in large signal ampli ers. Master's thesis, University of California, 2015.
- [58] Robert W. Erickson and Dragan Maksimovic. Fundamentals of Power Electronics. Kluwer Academic Publishers, second edition, 2004.
- [59] Richard S. Muller and Theodore I. Kamins. Device electronics for Integrated Circuits. John Wiley & Sons, third edition, 2002.
- [60] P. M. Cabral, J. C. Pedro, and N. B. Carvalho. Dynamic am-am and am-pm behavior in microwave pa circuits. In 2005 Asia-Pacific Microwave Conference Proceedings, December 2005.
- [61] Eva Rajo-Iglesias. Millimeter-wave propagation. *IEEE Antennas & Propagation Magazine*, pages 115–127, December 2016.