viluppo di un memory controller per bus AMBA. Studio degli standard AMBA, DDR3 e delle specifiche richieste. Stesura del codice VHDL che ne sintetizza il modello comportamentale. Sintesi logica e simulazioni dei modelli realizzati
Controller di memoria DDR3 per bus AMBA
Ballarin, Fabrizio
2010/2011
Abstract
viluppo di un memory controller per bus AMBA. Studio degli standard AMBA, DDR3 e delle specifiche richieste. Stesura del codice VHDL che ne sintetizza il modello comportamentale. Sintesi logica e simulazioni dei modelli realizzatiFile in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
Controller_di_memoria_DDR3_per_bus_AMBA.pdf
accesso aperto
Dimensione
1.85 MB
Formato
Adobe PDF
|
1.85 MB | Adobe PDF | Visualizza/Apri |
The text of this website © Università degli studi di Padova. Full Text are published under a non-exclusive license. Metadata are under a CC0 License
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/20.500.12608/14268