L'obbiettivo di questa tesi è quello di presentare algoritmi paralleli in grado di migliorare l'efficienza di un sistema di visual SLAM basato su un approccio diretto, sviluppato all'interno del laboratorio IAS-LAB dell'Università di Padova dall'ing. Alberto Pretto. Tale sistema si basa su una strategia di minimizzazione della discrepanza tra pixel, sfruttando una triangolarizzazione dell'immagine omnidirezionale per ricostruire l'ambiente circostante e per localozzare il robot. Tale procedura di ottimizzazione ha il suo cuore nel calcolo di una matrice pseudoinversa dello Jacobiano del sistema, molto sparso e di dimensioni considerevoli. Il calcolo della matrice pseudoinversa viene ripetuto molte volte richiedendo un tempo considerevole che non permette al software di operare in tempo reale. In questa tesi ci si pregge quindi di sfruttare le nuove tecnologie nella parallelizzazione massiva messe a disposizione dall'NVIDIA, ovvero i nuovi chip grafici che includono l'architettura CUDA (Compute Unied Device Architecture), per velocizzare tale procedimento sfruttando in maniera massiva il parallelismo che tali dispositivi mettono a disposizione

Sviluppo e implementazione di algoritmi paralleli in ambiente CUDA per la ricostruzione tridimensionale densa dell'ambiente

Marchese, Andrea
2011/2012

Abstract

L'obbiettivo di questa tesi è quello di presentare algoritmi paralleli in grado di migliorare l'efficienza di un sistema di visual SLAM basato su un approccio diretto, sviluppato all'interno del laboratorio IAS-LAB dell'Università di Padova dall'ing. Alberto Pretto. Tale sistema si basa su una strategia di minimizzazione della discrepanza tra pixel, sfruttando una triangolarizzazione dell'immagine omnidirezionale per ricostruire l'ambiente circostante e per localozzare il robot. Tale procedura di ottimizzazione ha il suo cuore nel calcolo di una matrice pseudoinversa dello Jacobiano del sistema, molto sparso e di dimensioni considerevoli. Il calcolo della matrice pseudoinversa viene ripetuto molte volte richiedendo un tempo considerevole che non permette al software di operare in tempo reale. In questa tesi ci si pregge quindi di sfruttare le nuove tecnologie nella parallelizzazione massiva messe a disposizione dall'NVIDIA, ovvero i nuovi chip grafici che includono l'architettura CUDA (Compute Unied Device Architecture), per velocizzare tale procedimento sfruttando in maniera massiva il parallelismo che tali dispositivi mettono a disposizione
2011-04-19
97
CUDA, paralleli
File in questo prodotto:
File Dimensione Formato  
phd_thesis.pdf

accesso aperto

Dimensione 2.04 MB
Formato Adobe PDF
2.04 MB Adobe PDF Visualizza/Apri

The text of this website © Università degli studi di Padova. Full Text are published under a non-exclusive license. Metadata are under a CC0 License

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.12608/14523