Progettazione di un DCO per PLL digitali ad alte prestazioni

Digital PLLs are better performing devices than their analogue counterparts in terms of power, area and speed, however they present problems due to dynamic errors caused by the digital operations of the cells. To overcome this problem it was decided to replace the DCO present in the DPLL with a system composed of DAC, low pass RC filter and VCO to be able to filter the spur at the output of the DAC. In this thesis we will deal with the design of the oscillator and techniques will be implemented, in the design part of the FINE bank, to try to add a further degree of spurious rejection. We will therefore try to design a VCO which, in addition to being state of the art, will also have to help the filter in removing unwanted signals.

I PLL digitali sono dispositivi più performanti rispetto alla loro controparte analogica in termini di potenza, area e velocità, tuttavia presentano problemi dovuti ad errori dinamici causati dal funzionamento digitale delle celle. Per ovviare a questo problema si è deciso di sostituire il DCO presente nel DPLL con un sistema composto da DAC, filtro passa basso RC e VCO per poter filtrare la spuria all'uscita del DAC. In questa tesi ci occuperemo della progettazione dell'oscillatore e verranno implementate delle tecniche, nella parte di progettazione del banco FINE, per cercare di aggiungere un ulteriore grado di reiezione alla spuria. Cercheremo quindi di progettare un VCO che, oltre ad essere allo stato dell'arte, dovrà anche aiutare il filtro nella rimozione dei segnali indesiderati.