Improvement of TestWare verification and validation process to guarantee higher quality of automotive microcontrollers testing

The main objective of this thesis is to evaluate possible enhancements for the development process of embedded software used for testing Smart Power (SP) microcontroller memories for automotive applications, aiming to ensure a high quality and reduce production costs. A thorough analysis of all the followed implementation steps based on V-model was conducted. The main emphasis was placed on the phase preceding the software release, known as the Verification and Validation phase. Deficiencies in the development process of software for testing SP Non-Volatile Memory (NVM) were identified like the absence of atomic code analysis, limited ability to verify the code and a low level of automation. From here the needs to evaluate possible improvements on these three perspectives. Lack of unit test was addressed through their implementation and automation. Constraints related to code debug in Test Mode were studied and resolved in order to facilitate error detection and provide immediate feedback on functional behavior. Finally, an always growing product portfolio takes advantages from a certain level of automation to keep the costs sustainable. Verification firewall measures on software system integration were the one targeted with the implementation of an automatic regression test. The whole activity required the usage and interconnection of several internal and external tools such as Keil, TESSY, JAZZ and Jenkins. The initial targets were successfully met and achievements were made accessible to the SP NVM team to get benefit from the new implemented tools for software verification and validation.

Lo scopo principale di questa tesi è valutare possibili miglioramenti per il processo di sviluppo dei software integrati utilizzati per testare le memorie dei microcontrollori Smart Power (SP) per applicazioni automotive, al fine di garantire un'alta qualità e ridurre i costi di produzione. È stata condotta un'analisi approfondita di tutti gli step di implementazione seguiti basati sul V-model. L'attenzione principale è stata posta sulla fase precedente il rilascio del software, nota come fase di Verifica e Validazione. Sono state identificate carenze nel processo di sviluppo del software per il testing delle memorie non volatili (NVM) SP, come l'assenza di un'analisi atomica del codice, la limitata capacità di verificare il codice e un basso livello di automazione. Da qui la necessità di valutare possibili miglioramenti su questi tre aspetti. La mancanza di unit test è stata affrontata attraverso la loro implementazione e automazione. Vincoli legati al debug del codice in modalità di test sono stati studiati e risolti al fine di facilitare la rilevazione degli errori e fornire un feedback immediato sul comportamento funzionale. Infine, un portafoglio di prodotti in continua crescita trae vantaggio da un certo livello di automazione per mantenere i costi sostenibili. Le misure di verifica del firewall sull'integrazione del sistema software sono state il bersaglio dell'implementazione di un regression test automatico. L'intera attività ha richiesto l'uso e l'interconnessione di diversi strumenti interni ed esterni come Keil, TESSY, JAZZ e Jenkins. Gli obiettivi iniziali sono stati raggiunti con successo e i risultati sono stati resi accessibili al team SP NVM per trarre beneficio dagli strumenti appena implementati per la verifica e validazione del software.