Study and design of the Asymmetrical Half-bridge Flyback DC-DC converter for high common-mode noise rejection

This Master Thesis illustrates the design and an experimental test on an asymmetrical half-bridge flyback converter operated in the MHz range. Particular attention was paid to minimization of common mode noise rejection, in order to make the circuit suitable for high dV/dt applications, such as the supply of a gate driver for SiC MOSFETs. The advantages of the studied topology are low complexity, soft-switching range, and low voltage stress. A design methodology is described, with ZVS conditions and a method to design the DC blocking capacitor. To reduce common mode noise, the interwinding capacitance of the planar transformer used was investigated. The planar transformer could be integrated in the PCB reducing size and manufacturing complexity.

Questa tesi di laurea magistrale illustra la progettazione e il test sperimentale di un convertitore Asymmetrical Half Bridge Flyback con frequenza di commutazione nell'ordine dei MHz. Particolare attenzione è stata dedicata alla massimizzazione della reiezione del rumore di modo comune, al fine di rendere il circuito adatto ad applicazioni con elevati dV/dt, come l'alimentazione di un gate driver per MOSFET SiC. I vantaggi della topologia studiata sono la bassa complessità, l'ampio intervallo di funzionamento in soft-switching e il basso stress di tensione. Verrà descritto un metodo di progettazione per ottenere Zero Voltage Switching (ZVS) e un metodo per la progettazione del condensatore di blocco DC. Per ridurre il rumore di modo comune, verrà analizzata la capacità tra gli avvolgimenti del trasformatore planare utilizzato. Quest'ultimo potrebbe essere integrato direttamente nel PCB, riducendo le dimensioni e la complessità di produzione.