Sistemi integrati per l'AI e relativa efficienza energetica

The expansion of modern artificial intelligence, with models reaching trillions of parameters, has placed unprecedented pressure on computing infrastructures, making hardware efficiency the enabling factor for the sustainability of the entire industry. This paper analyzes the evolution of hardware architectures for AI across three levels. At the architectural level, it traces the transition from CPUs to GPUs and ultimately to specialized accelerators like Google's TPUs, whose systolic array has demonstrated that silicon specialization is the primary path to maximizing throughput while reducing power consumption. At the physical level, it investigates the transistor revolution: from the planar MOSFET to FinFETs, which overcame scaling limits through three-dimensional geometry, up to the emerging GAAFET, Forksheet, and CFET architectures, where the gate completely wraps around the channel on all four sides. At the energy level, it quantifies the footprint of AI by distinguishing between training and inference, highlighting the tension between growing demand and annual efficiency improvements of 30-40%. The thesis demonstrates that the sustainability of AI will depend on the synergy between physical innovation, architectural specialization, and algorithmic optimization, identifying the transition from FinFETs to GAAFETs as the fundamental cornerstone of a transformation that is redefining the foundations of computing.

L’espansione dell’intelligenza artificiale moderna, con modelli che hanno raggiunto migliaia di miliardi di parametri, ha generato una pressione senza precedenti sulle infrastrutture di calcolo, rendendo l’efficienza hardware il fattore abilitante per la sostenibilità dell’intero settore. Il presente elaborato analizza l’evoluzione delle architetture hardware per l’AI su tre livelli. A livello architetturale, si ricostruisce la transizione dalle CPU alle GPU fino agli acceleratori specializzati come le TPU di Google, il cui array sistolico ha dimostrato che la specializzazione del silicio è la via maestra per massimizzare il throughput riducendo i consumi. A livello fisico, si indaga la rivoluzione dei transistor: dal MOSFET planare ai FinFET, che con la geometria tridimensionale hanno superato i limiti dello scaling, fino alle emergenti architetture GAAFET, Forksheet e CFET, dove il gate avvolge completamente il canale su quattro lati. A livello energetico, si quantifica l’impronta dell’AI distinguendo tra addestramento e inferenza evidenziando la tensione tra domanda crescente e miglioramenti di efficienza del 30-40% annuo. La tesi dimostra che la sostenibilità dell’AI dipenderà dalla sinergia tra innovazione fisica, specializzazione architetturale e ottimizzazione algoritmica, individuando nella transizione dai FinFET ai GAAFET il tassello fondamentale di una trasformazione che sta ridefinendo i fondamenti del calcolo.