Progettazione di scheda elettronica per l’analisi dei fenomeni parassiti nei transitori di commutazione

Il lavoro di tesi riguarda la progettazione e validazione di una scheda elettronica per l’analisi dei fenomeni parassiti nei transitori di commutazione. Lo studio è condotto su un circuito con MOSFET che pilota un carico induttivo, con l’obiettivo di valutare l’effetto delle induttanze parassite nei percorsi drain–source e source–ground. Viene effettuato un confronto tra layout ottimizzati e non ottimizzati e analizzate diverse strategie di mitigazione delle sovratensioni, tra cui la variazione della resistenza di gate. Infine, si studiano i disturbi condotti generati dallo stadio di switching in funzione di differenti tecnologie e valori di capacità nel dominio della frequenza.