A 24GHz Synchronized Super-regenerative receiver in 65nm CMOS

Questo lavoro presenta il progetto di un ricevitore super-rigenerativo sincronizzato, sviluppato in tecnologia CMOS 65 nm. Il ricevitore adotta una frequenza operativa di 24 GHz ed è progettato per raggiungere una velocità massima di ricezione pari a 2 Gbps, a partire da un minimo di 100 Mbps. La tecnica super-rigenerativa viene impiegata per realizzare un ricevitore a bassa potenza, da utilizzare nella comunicazione a breve distanza (1-10 m), e la simulazione dimostra che, lavorando ad 1 Gbps, il ricevitore manifesta un rendimento energetico di 3.38 pJ/bit. Il diagramma a blocchi del circuito presenta tre blocchi principali: l'LNA, collegato all'antenna, che garantisce un S11 di 19.62 dB a 24 GHz; l'oscillatore super-rigenerativo (SRO), che è il cuore del circuito; e l'oscillatore ad anello che viene utilizzato per generare il segnale di quench che deve pilotare l'SRO. Teoria, metodi di progettazione e risultati ottenuti sono ampliamente illustrati all'interno della Tesi. This work presents the design of a synchronized super-regenerative receiver developed in 65 nm CMOS technology. The receiver is working with an operating frequency of 24 GHz and it is projected to achieve a maximum data bit rate of 2 Gbps, starting from a minimum of 100 Mbps. The super-regenerative technique is used to realize a low power receiver for short-range distance (1-10 m), and the simulation shows that working at 1 Gbps the receiver has an energy efficiency of 3.38 pJ/bit. The block diagram of the circuit presents three main blocks: the LNA (Low-Noise Amplier), connected to the antenna, which guarantees an S11 of 19.62 dB at 24 GHz; the Super-Regenerative Oscillator (SRO), which is the heart of the circuit; and the Ring Oscillator which is used to generate the quench signal that has to drive the SRO. Theory, design methods and final results are fully explained inside the Thesis