Sviluppo di una periferica hardware per misure di soft error su SRAM

Il progetto presentato in questa tesi prevede la realizzazione di una periferica che rilevi la presenza di soft error su SRAM e si inserisce in un programma più ampio dedicato agli effetti delle radiazioni sui circuiti elettronici. Viene inizialmente fornita un'analisi di come le radiazioni inducano gli errori e di come sia possibile limitarli. Successivamente vengono descritti i componenti con cui avverrà la comunicazione, il bus FSL e la SRAM, e la struttra della periferica. Infine si procede ad una analisi dettagliata del codice VHDL con cui viene realizzata la periferca, descrivendo come vengano modificati gli output e come vengano rispettti i protocolli di comunicazione del bus FSL e della SRAM