Implementazione a basso livello di un algoritmo per il rilevamento di anomalie nei convertitori di potenza

From software algorithm to hardware algorithm, the step is not trivial. Behind the implementation of a digital circuit that performs the desired processing there is an entire project flow that this thesis aims to illustrate based on a real-world example. The analysis will focus on the study of an artificial intelligence algorithm for anomaly detection at the output of a DC/DC converter, written in Matlab, and the study of its physical feasibility. The term feasibility encapsulates the essence of hardware design: it encompasses the study of the various components of the algorithm, their hardware language writing, the possibility to synthesize, the base logic required to realize it, the optimization, and the evaluation of the convenience once the circuit is obtained. The first part of the thesis will present how the Matlab algorithm works and the technical specifications required for its ideal performance. Then will be shown how the algorithm was implemented in VHDL and SystemVerilog, using Vivado as development environment to obtain the RTL logic. The design choices applied will be illustrated and evaluations regarding possible optimization will be made. At the end of this analysis, a good overview of how digital hardware works and one real application, with a first approach to artificial intelligence, should have been acquired. After the work presented, the algorithm will be synthesized and some post-synthesis simulations will be performed to verify its correct operation. The obtained hardware structure will be tested on FPGAs, with the final goal of implementing it on ASICs.

Da algoritmo software ad algoritmo hardware, il passo non è banale. Dietro l’implementazione di un circuito digitale che permetta di eseguire l’elaborazione desiderata c’è un intero flusso di progetto che questa tesi vuole illustrare sulla base di un esempio reale. L’analisi si concentrerà sullo studio di un algoritmo di intelligenza artificiale per la rilevazione di anomalie in uscita da un convertitore DC/DC, scritto in linguaggio Matlab, e sulla sua realizzabilità fisica. Il termine ”realizzabilità” racchiude l’essenza della progettazione hardware: esso comprende lo studio delle varie componenti dell’algoritmo, la loro scrittura in linguaggio hardware, la sintetizzabilità, la logica necessaria per realizzarlo, la possibilità di ottimizzazione e la valutazione della convenienza che si può avere una volta ottenuto. Nella prima parte della tesi si presenterà il funzionamento dell’algoritmo Matlab con le specifiche richieste per il suo miglior funzionamento. Successivamente verrà mostrato come l’algoritmo sia stato realizzato in linguaggio hardware VHDL e SystemVerilog, usando Vivado come ambiente di sviluppo per ottenere la logica RTL. Saranno inoltre illustrate le scelte progettuali applicate e verranno fatte delle valutazioni in merito alle possibili ottimizzazioni. Al termine di questa analisi si avrà una buona panoramica del funzionamento di un hardware digitale e di una sua applicazione reale, con un primo approccio all’intelligenza artificiale. A seguito del lavoro di tesi, l’algoritmo verrà sintetizzato e testato tramite simulazioni post sintesi per verificarne il corretto funzionamento. Infine, la struttura hardware ottenuta verrà testata su FPGA, con l’obiettivo finale di realizzarla su ASIC.