Negli ultimi anni Xilinx ha inserito in alcune board FPGA dei processori ARM che possono lavorare insieme alla classica logica dell’elettronica digitale delle board grazie a un bus che interconnette queste due componenti principali e tutte le componenti I/O di diversa natura presenti all’ interno delle board. Grazie alle informazioni ricavate principalmente dal documento -AMBA AXI and ACE Protocol Specification- fornito dal sito ufficiale ARM, questa tesi illustra le componenti del protocollo di comunicazione AMBA AXI prodotto da ARM che descrive il funzionamento di due componenti del bus di comunicazione, la prima dedicata al processo di scrittura e la seconda dedicata invece alla lettura. Successivamente vengono trattate l’adozione e l’adattamento di questo protocollo per il bus di interconnessione presente all’ interno delle board della serie Zynq 7000 prodotte da Xilinx.
Comunicazione AXI tra processore e logica FPGA nei dispositivi Xilinx
GIURIATO, LUCA
2022/2023
Abstract
Negli ultimi anni Xilinx ha inserito in alcune board FPGA dei processori ARM che possono lavorare insieme alla classica logica dell’elettronica digitale delle board grazie a un bus che interconnette queste due componenti principali e tutte le componenti I/O di diversa natura presenti all’ interno delle board. Grazie alle informazioni ricavate principalmente dal documento -AMBA AXI and ACE Protocol Specification- fornito dal sito ufficiale ARM, questa tesi illustra le componenti del protocollo di comunicazione AMBA AXI prodotto da ARM che descrive il funzionamento di due componenti del bus di comunicazione, la prima dedicata al processo di scrittura e la seconda dedicata invece alla lettura. Successivamente vengono trattate l’adozione e l’adattamento di questo protocollo per il bus di interconnessione presente all’ interno delle board della serie Zynq 7000 prodotte da Xilinx.File | Dimensione | Formato | |
---|---|---|---|
Giuriato_Luca.pdf
accesso aperto
Dimensione
1.03 MB
Formato
Adobe PDF
|
1.03 MB | Adobe PDF | Visualizza/Apri |
The text of this website © Università degli studi di Padova. Full Text are published under a non-exclusive license. Metadata are under a CC0 License
https://hdl.handle.net/20.500.12608/52950