Analisi comparativa dei sommatori digitali: dalle architetture tradizionali a quelle adatte a particolari applicazioni

Questa tesi affronta lo studio di diverse architetture di sommatori, concentrandosi su svariate soluzioni ed analizzandone le prestazioni. I capitoli saranno divisi in modo separare i sommatori tradizionali, quelli più avanzati dal punto di vista tecnologico e quelli più ricercati. Nel primo verranno infatti trattati i sommatori half adder, full adder e carry lookahead adder, tre tipologie sulle quali si baseranno anche la maggioranza di tutte le architetture trattate in seguito. Terminato il primo capitolo, verranno analizzati sommatori più complessi ma in generale più efficienti, come i sommatori paralleli che eliminano il problema della propagazione del riporto, quelli carry save che calcolano riporto e somma separatamente, quelli pipelined che eseguono più operazioni per cicli di clock e quelli approximate che non restituiscono il risultato corretto in ogni caso ma che sono più veloci nel calcolarlo. L’ultimo capitolo tratterà invece sommatori più complicati come i sommatori in logica domino, sommatori asincroni che non necessitano di un clock comune, sommatori reversibili con cui è possibile ricostruire l’input partendo dall’output e sommatori ottici che svolgono la somma binaria usando fasci di luce. Ne verranno evidenziati velocità di calcolo, complessità circuitale, efficienza energetica ed area occupata, ma sarà anche trattato il loro funzionamento e le loro equazioni caratteristiche.