Applicazione di un approcio formale per la verifica di circuiti digitali abilitati alla sicurezza

RASCACCI, LUCA
2020/2021
2020
Application of a formal approach to the verification of safety enabled digital circuits
simulazione
approcio formale
fault
Xcelium
jaspergold
GERARDIN, SIMONE
Lauree triennali
File in questo prodotto:
Non ci sono file associati a questo prodotto.

The text of this website © Università degli studi di Padova. Full Text are published under a non-exclusive license. Metadata are under a CC0 License

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.12608/4452