The present thesis focuses on the design and layout of an integrated Miller operational transconductance amplifier, aiming to meet the following design specifications: achieving a minimum open-loop gain of 34dB, ensuring a current consumption of less than 1mA, maximizing the bandwidth of the feedback amplifier in a unity-gain buffer configuration. The proposed design was validated through simulations, followed by the implementation phase of the integrated layout. This was made possible using Cadence Virtuoso software.

Il presente lavoro di tesi si concentra sul progetto e layout di un amplificatore operazionale di transconduttanza di Miller integrato, con l'obiettivo di soddisfare le seguenti specifiche di progetto: ottenere un guadagno minimo di 34dB ad anello aperto, garantire un consumo di corrente inferiore a 1mA, massimizzare la larghezza di banda dell'amplificatore retroazionato in configurazione di buffer a guadagno unitario. Tramite simulazioni è stato validato il design proposto, per poi passare alla fase di realizzazione del layout integrato. Ciò è stato possibile utilizzando il software Cadence Virtuoso.

Progetto e layout di un amplificatore operazionale di transconduttanza di Miller integrato

SCANFERLA, ANGELO
2023/2024

Abstract

The present thesis focuses on the design and layout of an integrated Miller operational transconductance amplifier, aiming to meet the following design specifications: achieving a minimum open-loop gain of 34dB, ensuring a current consumption of less than 1mA, maximizing the bandwidth of the feedback amplifier in a unity-gain buffer configuration. The proposed design was validated through simulations, followed by the implementation phase of the integrated layout. This was made possible using Cadence Virtuoso software.
2023
Design and layout of an integrated Miller transconductance operational amplifier
Il presente lavoro di tesi si concentra sul progetto e layout di un amplificatore operazionale di transconduttanza di Miller integrato, con l'obiettivo di soddisfare le seguenti specifiche di progetto: ottenere un guadagno minimo di 34dB ad anello aperto, garantire un consumo di corrente inferiore a 1mA, massimizzare la larghezza di banda dell'amplificatore retroazionato in configurazione di buffer a guadagno unitario. Tramite simulazioni è stato validato il design proposto, per poi passare alla fase di realizzazione del layout integrato. Ciò è stato possibile utilizzando il software Cadence Virtuoso.
OTA Miller
Circuito integrato
Layout
File in questo prodotto:
File Dimensione Formato  
Scanferla_Angelo.pdf

accesso aperto

Dimensione 12.55 MB
Formato Adobe PDF
12.55 MB Adobe PDF Visualizza/Apri

The text of this website © Università degli studi di Padova. Full Text are published under a non-exclusive license. Metadata are under a CC0 License

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/20.500.12608/76170