Sfoglia per Relatore  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
Mostrati risultati da 37 a 56 di 58
Tipologia Anno Titolo Titolo inglese Autore File
Lauree triennali 2010 Realizzazione di encoder BCH DVB-T2 su FPGA - De Rossi, Daniele
Lauree triennali 2013 Realizzazione di un Driver Mouse per FPGA su board NEXYS 3 - Andreoli, Stefano
Lauree magistrali 2019 Reorganization of carrier cancellation in a filter chain for delta-sigma applications and optimization of the calibration - Brazzo, Emanuele
Lauree triennali 2022 Reti neurali convoluzionali implementate su FPGA Convolutional neural networks implemented on FPGA ANDREATTA, NICOLA
Lauree triennali 2011 Sincronizzatore UWB-IR - Molino, Matteo
Lauree triennali 2009 Sistema di collaudo per decodificatori implementati su FPGA - Caliolo, Daniele
Lauree triennali 2023 Sistemi Inverter Automotive: metodologie di produzione, test e automazione della programmazione dei microcontrollori Automotive Inverter Systems: production, testing and automation methodologies for microcontrollers programming TRINCANATO, MARCO
Lauree triennali 2010 Soft-processor IP per FPGA. Tipologie a confronto - Marioli, Michael Simone
Lauree triennali 2022 Sommatori Binari: Caratteristiche delle Principali Architetture Binary Adders: Features of the Main Architectures FARDIN, RICCARDO
Lauree triennali 2020 Strutture specifiche nei moderni FPGA: esempio Serie 7 Xilinx Specific structures in modern FPGA's: Xilinx 7 series example BELLEMO, LUCA
Lauree triennali 2023 Studio e analisi di un sistema a fotodiodi per coordinare l’assetto di un picosatellite Study and analysis of a photodiode system to coordinate the attitude of a picosatellite FABRIZI, TOMMASO
Lauree magistrali 2022 Studio e realizzazione di un'architettura VLSI di un processore per l'implementazione dell'algoritmo FFT Study and realization of a VLSI architecture of a processor implementing the FFT algorithm LASTRUCCI, LORENZO
Lauree triennali 2010 Studio per lo sviluppo di un circuito di interfaccia utente per il nuovo bisturi Vesalius Legend - De Marchi, Luca
Lauree triennali 2020 Study and development of protections for High Speed Digital I/O instruments Study and development of protections for High Speed Digital I/O instruments RONCAGLIA, FEDERICO
Lauree triennali 2011 Sviluppo di un sistema anti-intrusione su scheda FPGA - Pretto, Loris
Lauree magistrali 2022 Sviluppo di un sistema di testing per schede elettroniche di controllo a microprocessore Development of a testing system for electronic microprocessor control boards DE VALLIER, LUCA
Lauree magistrali 2021 Sviluppo di una libreria UVM per la verifica digitale di un PMIC Development of a PMIC digital UVM library OLIVERO, GIORGIO
Lauree triennali 2010 Sviluppo su piattaforma FPGA di interfacce per sensori video per applicazioni oftalmiche - Sattin, Federico
Lauree triennali 2023 TinyML: Progresso e applicazioni del machine learning su piattaforme embedded TinyML: Progress and applications of machine learning on embedded platforms RASERA, NICOLÒ
Lauree triennali 2023 TT-DeepONet: Un Framework Efficiente per la Risoluzione di EDP su Dispositivi con Risorse Limitate, basato su Compressione Tensoriale TT-DeepONet: A Hardware-Aware Tensor-Compressed Framework for Solving PDEs on Resource-Constrained Devices TONELLI, PAOLO
Mostrati risultati da 37 a 56 di 58
Legenda icone

  •  file ad accesso aperto
  •  file ad accesso riservato
  •  file sotto embargo
  •  nessun file disponibile